[实用新型]存储器

说明书

本实用新型涉及一种存储器，所述存储器包括：衬底，所述衬底表面形成有存储堆叠结构；贯穿所述存储堆叠结构的沟道孔；位于所述沟道孔底部的外延半导体层，所述外延半导体层的底面与所述衬底连接，且所述外延半导体层的底面与衬底表面之间的距离小于一预设值。上述存储器的性能得到提高。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种存储器。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。在形成沟道孔结构的过程中，通常会对衬底进行过刻蚀，在衬底内形成开口，所述开口的内壁表面在形成沟道孔的过程中，表面容易造成损伤，以及被氧化，而产生氧化层。现有技术通常在形成沟道孔之后，对沟道孔底部进行刻蚀后处理(PET)，通过低能量短时间的离子刻蚀工艺，以去除沟道孔底部衬底表面的氧化层以及修复衬底表面的损伤。

为了避免对沟道孔侧壁的堆叠结构造成损伤，所述刻蚀后处理通常采用各向异性刻蚀工艺，沿垂直沟道孔底部方向进行刻蚀。因此，沟道孔底部的开口底底部表面的损伤及氧化层容易被去除，而位于开口侧壁表面的损伤及氧化层无法被完全清理干净。后续在沟道孔底部形成外延半导体层的过程中，由于开口侧壁表面具有损伤或氧化层，导致形成的外延半导体层的侧壁会产生孔洞等缺陷，影响形成的外延半导体层的质量。并且，由于所述外延半导体层的侧壁与沟道孔侧部处的牺牲层连接，在后续利用金属栅极替代牺牲层的过程中，金属栅极材料容易进入所述外延半导体层侧壁的孔洞内，造成存储器的底部选择晶体管的栅极漏电问题，从而影响存储器的性能。

实用新型内容

本实用新型所要解决的技术问题是，提供一种存储器，性能得到提高。

本实用新型的技术方案提供一种存储器，包括：衬底，所述衬底表面形成有存储堆叠结构；贯穿所述存储堆叠结构的沟道孔；位于所述沟道孔底部的外延半导体层，所述外延半导体层的底面与所述衬底连接，且所述外延半导体层的底面与衬底表面之间的距离小于一预设值。

可选的，所述外延半导体层的底部位于所述衬底表面。

可选的，所述外延半导体层的底面位于所述衬底内，低于所述衬底表面。

可选的，所述外延半导体层的底面与衬底表面之间的距离为100nm以下。

可选的，所述存储堆叠结构包括交替堆叠的控制栅结构层和绝缘层，所述外延半导体层的顶部高于自衬底表面向上的第一层控制栅结构层。

可选的，所述外延半导体层的顶部低于自衬底表面向上的第二层控制栅结构层。

可选的，还包括：位于所述沟道孔的侧壁表面的功能侧墙；覆盖所述功能侧墙且填充所述沟道孔的沟道介质层。

可选的，所述功能侧墙包括：覆盖所述沟道孔侧壁的电荷阻挡层、覆盖所述电荷阻挡层的电荷捕获层、覆盖所述电荷阻挡层的隧穿层以及覆盖所述隧穿层及连接所述外延半导体层的沟道层。

可选的，还包括：贯穿所述存储堆叠结构的阵列共源极。

可选的，所述存储器为3D NAND存储器。