[实用新型]半导体存储器电容连接线结构

说明书

本实用新型提供了一种半导体存储器电容连接线结构，包括：表面包含若干个间隔排布有源区的半导体衬底；位于半导体衬底上且与所述有源区相连接的若干个位线；层间介质层，填充于位线之间的间隙及位线外侧区域；第一电容连接孔，形成于层间介质层中，且位于位线之间的部分有源区上；第二电容连接孔，形成于层间介质层中，并通过层间介质层与第一电容连接孔分隔；导电层，填充于第一电容连接孔和第二电容连接孔中，下方连接有源区；隔离介质层，覆盖于导电层的侧壁。本实用新型中的电容连接线结构不仅能确保电容连接线结构具有良好的形貌及电性，还能加强电容连接线结构与位线的隔离效果，减少寄生电容。

技术领域

本实用新型涉及半导体集成电路制造领域，特别是涉及一种半导体存储器电容连接线结构。

背景技术

目前，在半导体存储器制造过程中，在形成电容连接线结构时，一般通过先填充介质层，在介质层中形成电容连接线结构，而后在电容连接线结构上制备电容结构，以实现电容结构与有源区的导通。然而，形成电容连接线结构的现有工艺已无法适应随着器件尺寸减小而缩小的电容孔尺寸，对于纳米级且深宽比较大的电容孔刻蚀，极易出现因刻蚀导致的电容孔形貌不佳的情况；另一方面，电容孔与位线之间经常会出现因隔离性能不佳而产生寄生电容的情况。以上情况都会导致器件失效，影响产品良率。

因此，有必要提出一种新的半导体存储器电容连接线结构，解决上述问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体存储器电容连接线结构，用于解决现有技术中电容连接线结构形貌不佳且容易与位线产生寄生电容的问题。

为实现上述及其它相关目的，本实用新型提供一种半导体存储器电容连接线结构的制备方法，包括：

1)提供半导体衬底，所述半导体衬底的表面包含若干个间隔排布的有源区，在所述半导体衬底上形成有若干连接所述有源区的位线；

2)在所述半导体衬底上形成层间介质层，所述层间介质层填满所述位线之间的间隙及所述位线外侧区域；

3)在所述层间介质层内形成第一电容连接孔，所述第一电容连接孔分布于所述位线之间的部分所述有源区上，并暴露出部分所述有源区；

4)在所述第一电容连接孔内形成牺牲介质层，所述牺牲介质层至少填满所述第一电容连接孔；

5)在所述层间介质层内形成第二电容连接孔，所述第二电容连接孔分布于所述位线之间的部分所述有源区上，并暴露出部分所述有源区，且通过所述层间介质层与所述第一电容连接孔分隔；及

6)去除所述牺牲介质层，并在所述第一电容连接孔和所述第二电容连接孔中形成导电层，所述导电层填满所述第一电容连接孔和所述第二电容连接孔，分别形成第一电容连接线结构和第二电容连接线结构。

作为本实用新型的一种优选方案，在步骤6)中，在所述第一电容连接孔和所述第二电容连接孔中形成导电层之前，还包括在所述第一电容连接孔和所述第二电容连接孔的侧壁表面形成隔离介质层的步骤。

作为本实用新型的一种优选方案，在步骤6)中所形成的所述隔离介质层至少包含第一隔离介质层和第二隔离介质层，所述第一隔离介质层形成于所述第一电容连接孔和所述第二电容连接孔的侧壁表面，所述第二隔离介质层形成于所述第一隔离介质层的表面。

作为本实用新型的一种优选方案，在步骤3)中，形成所述第一电容连接孔的方法包括在所述层间介质层及所述位线的上方形成图形化的刻蚀阻挡层，以所述刻蚀阻挡层作为刻蚀掩膜，通过干法刻蚀形成所述第一电容连接孔。

作为本实用新型的一种优选方案，在步骤5)中，形成所述第二电容连接孔的方法包括在所述层间介质层、所述位线及所述牺牲介质层的上方形成图形化的刻蚀阻挡层，以所述刻蚀阻挡层作为刻蚀掩膜，通过干法刻蚀形成所述第二电容连接孔。