[实用新型]待涂布电磁屏蔽胶的Sip模组及其涂布装置

说明书

本实用新型公开了一种待涂布电磁屏蔽胶的Sip模组及其涂布装置，待涂布电磁屏蔽胶的SiP模组包括基板、多个电子元件及塑封层，基板包括支撑层、导电层和绝缘层，在绝缘层内设有间隔导电端和边缘导电端，两种导电端的下端面与导电层连接，上端面与基板的上端面齐平；电子元件焊接在基板上表面，有抗电磁干扰要求的电子元件单独布设于间隔导电端一侧；塑封层包覆电子元件；塑封层内开设有自上而下贯通塑封层的间隔屏蔽槽和共型屏蔽槽，通过真空涂布方式向间隔屏蔽槽和共型屏蔽槽内填充屏蔽胶。本实用新型的SiP模组制作方法可以同时设置间隔屏蔽层和共型屏蔽层，且涂布装置简单，制作成本低，制作工艺少，可以节省胶料，降低产品造价。

技术领域

本实用新型涉及Sip封装(System In a Package系统级封装)制程工艺改进，尤指一种待涂布电磁屏蔽胶的Sip模组及其涂布装置。

背景技术

SIP封装(System In a Package系统级封装)是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。为了防止电子产品内部信号被干扰或者互相干扰导致其通讯品质降低，一般需要在电子产品内设置隔离不同功能电子元件的中间屏蔽层，且电子产品的最外层设置共型屏蔽层，中间屏蔽层和共型屏蔽层均为电磁屏蔽层。现有的中间屏蔽层在设置时，一般是先在基板上的覆胶层上开槽，并通过喷涂的方式在槽内填入液态屏蔽胶，从而形成Sip产品内的电磁屏蔽，这种制程方法中屏蔽槽尺寸大，UPH(Unit Per Hour，每小时的产出)低，胶材浪费比较大，已无法满足Sip产品高集成，低成本的需求。而现有的共型屏蔽则是采用溅射镀膜的方式在切割后的单个Sip的外表面镀上一层屏蔽膜层，这种制程设备与治具成本高。

因此，本申请人致力于提供一种新型的待涂布电磁屏蔽胶的Sip模组及其涂布装置。

实用新型内容

本实用新型的目的是提供一种待涂布电磁屏蔽胶的Sip模组及其涂布装置，制作工艺简单，易操作，可以有效提高Sip模组的制作效率，且制作装置的成本低，操作便捷。

本实用新型提供的技术方案如下：

一种待涂布电磁屏蔽胶的SiP模组，包括：基板，所述基板包括自下而上依次层叠设置的支撑层、导电层和绝缘层，所述基板上预设有若干的单个SiP模组布设区和用于分隔单个SiP模组的切割道，在所述绝缘层内、单个SiP模组布设区布设有至少一个间隔导电端，在所述绝缘层内、所述切割道上设置边缘导电端，所述间隔导电端和所述边缘导电端的下端面分别与所述导电层连接，所述间隔导电端和所述边缘导电端的上端面与所述基板的上端面齐平；至少两个电子元件，所述电子元件焊接在所述基板的绝缘层上表面上，且将有抗电磁干扰要求的所述电子元件单独布设于所述间隔导电端一侧；塑封层，所述塑封层设置在所述基板的上表面上，且包覆所述电子元件；在所述塑封层内开设有间隔屏蔽槽和共型屏蔽槽，所述间隔屏蔽槽和所述共型屏蔽槽分别自上而下贯通所述塑封层，所述共型屏蔽槽开设于所述边缘导电端的正上方，使所述边缘导电端的上端面露出；所述间隔屏蔽槽开设于所述间隔导电端的正上方，使所述边缘导电端的上端面露出。

优选地，所述间隔导电端为一T型结构，T型结构的水平部的上端面与所述基板的上表面齐平，竖直部的下端面连接于所述导电层。

一种电磁屏蔽胶涂布装置，用于对上述任一种待涂布电磁屏蔽胶的SiP模组涂布电磁屏蔽胶，包括：真空室，所述真空室为待涂布电磁屏蔽胶的SiP模组提供真空环境；点胶头，所述点胶头用于向待涂布电磁屏蔽胶的SiP模组的上表面提供屏蔽胶；移动刮板，位于所述真空室中，在工作状态下，所述移动刮板位于所述SiP模组的上表面，并沿着所述SiP模组的塑封层上表面往复移动，以完成屏蔽胶的涂布。

优选地，所述装置还包括一挡片，所述挡片为一框型结构，用于覆盖待涂布电磁屏蔽胶的所述SiP模组的塑封层上表面的边缘，并使单个Sip模组暴露出来。

本实用新型提供的一种待涂布电磁屏蔽胶的Sip模组及其涂布装置能够带来以下至少一种有益效果：