[实用新型]一种抑制浮体效应的新型SOI器件

说明书

本实用新型提供一种抑制浮体效应的新型SOI器件，包括从下往上依次层叠由底部硅层、中间BOX埋层和顶层硅膜组成的SOI衬底，顶层硅膜两侧形成有浅槽隔离层，顶层硅膜中注入有P离子形成P型硅，顶层硅膜上表面依次设有栅极氧化物和栅电极并以此组成Y型分布栅极，栅极正下方顶层硅膜中注入金属离子形成金属层，栅极两侧源漏区掺杂形成有源漏区超浅结，栅极周围形成有栅极侧墙，源漏区超浅结下方离子注入形成有源漏区晕环区，源栅漏区表面形成有硅化物，源漏极硅化物表面形成有源漏电极。本申请通过向顶层硅膜中注入金属离子形成金属层，有效减轻PD SOI器件中浮体效应，且Y型栅可以减少占用芯片面积，增加栅极接触面积。

技术领域

本实用新型涉及半导体集成电路和射频应用技术领域，具体涉及一种抑制浮体效应的新型SOI器件。

背景技术

SOI(Silicon-on-insulator，绝缘体上硅)CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)器件更具有吸引力，因为与体硅CMOS器件相比，它能够彻底消除寄生闩锁效应，同时具有功耗低、速度快、集成度高等优点。SOI MOS器件按照最大耗尽层厚度可以分为部分耗尽SOI MOS器件(PD SOI MOS器件)和完全耗尽SOI MOS器件(FD SOI MOS器件)。部分耗尽SOI MOS器件顶层硅膜较厚，体区没有完全耗尽，致使器件会出现特有的浮体效应。完全耗尽SOI MOS器件顶层硅膜较薄，体区完全耗尽，因此FD SOI器件不会出现浮体效应，特别适合低压低功耗的应用。然而，由于FD SOI器件顶层硅膜薄，阈值电压较难控制，而且较薄顶层硅膜的SOI晶圆生产困难，所以当前PD SOI器件应用得更加广泛。

PD SOI器件主要的缺点就是顶层硅膜固有的浮体效应，这种缺点对部分耗尽或是不完全耗尽的SOI器件的影响尤为显著。对于N型PD SOI器件来说，顶部硅层的有源区没有完全耗尽，会在顶部硅层与BOX埋层之间形成中性体区。BOX埋层氧化物具有绝缘性，使得中性体区处于悬浮状态。请参考图1所示，在N沟道PD SOI器件中，碰撞产生的电子空穴对，空穴漂移到低电势的体区10，即在此处会有大量的空穴积累，电子流向漏极。浮体效应会使得空穴在体区积累，体区积累大量的正电荷会使电势升高，导致SOI NMOS器件阈值电压降低，漏电流增加。浮体效应会造成许多不好的现象，比如翘曲效应(Kink)、反常亚阈值斜率、早期击穿等。对于P型PD SOI器件，在耗尽层中发生的碰撞电离率低，因此浮体效应不明显。因而亟需提供新的解决方案对N型PD SOI器件的浮体效应进行抑制。

实用新型内容

针对现有N型PD SOI器件存在浮体效应的技术问题，本实用新型提供一种抑制浮体效应的新型SOI器件，能够有效抑制PD SOI器件浮体效应。具体是通过在N型PD SOI器件顶部硅层一定深度处注入金属，半导体中的杂质和缺陷在禁带中会形成一定的能级结构，这些能级结构除了影响半导体的电学性能外，还对非平衡载流子的寿命有很大的影响。一般来说，半导体中的杂质越多，晶格缺陷就越多，载流子的寿命就越短，这就说明杂质和缺陷对少数载流子起到促进复合的作用，因此可以将这些杂质和缺陷称为复合中心。首先，导带电子落入复合中心的能级，然后，这个电子再落入价带与空穴复合，最终复合中心恢复了原来空着的状态，又可以进行下一次的复合过程。因此通过引入复合中心的方法，可以缩短少数载流子寿命，抑制体区的浮体效应。本实用新型就是采用离子注入的方式，向N型PDSOI器件的顶层硅膜中注入一定深度的金属，这种金属可以在硅中形成复合中心，缩短耗尽层中载流子的寿命，抑制浮体效应。

为了解决上述技术问题，本实用新型采用了如下的技术方案：