[实用新型]一种高速晶体管

说明书

本实用新型属于电子技术领域，公开了一种高速晶体管，高速晶体管包括衬底层；设置在衬底层上表面的沟道层；设置在沟道层上表面的第一非掺杂(AlxGa1‑x)₂O₃层；设置在第一非掺杂(AlxGa1‑x)₂O₃层上表面的高掺杂(AlxGa1‑x)₂O₃层；设置在高掺杂(AlxGa1‑x)₂O₃层上表面的电压调制层；间隔设置在电压调制层上表面的源电极和漏电极；及设置在电压调制层上表面，且位于源电极和漏电极之间区域的栅电极；由于通过超宽禁带半导体材料体系制备新型高速大功率晶体管，并通过高掺杂(AlxGa1‑x)₂O₃层调制形成异质结二维电子气，有效提高了器件的频率和功率性能，同时提高了器件材料自身击穿电压，从而降低对器件封装的要求，增加了产品的市场竞争力。

技术领域

本实用新型属于电子技术领域，尤其涉及高速晶体管。

背景技术

传统市场上的高速晶体管具有以第一氧化物半导体层和第二氧化物半导体层被堆叠的结构形成的有源层的驱动单元，其中，第一氧化物半导体层从铟锡氧化物中选出，第二氧化物半导体层从锌氧化物中选出。由于铟锡氧化物和锌氧化物禁带宽度较小，器件材料自身击穿电压较小，且频率性能和功率性能差，从而导致高速晶体管的稳定性差。

传统的高速晶体管存在铟锡氧化物和锌氧化物禁带宽度较小从而导致高速晶体管的稳定性差的缺陷。

实用新型内容

本实用新型提供了一种高速晶体管，旨在解决传统技术高速晶体管中存在铟锡氧化物和锌氧化物禁带宽度较小从而导致高速晶体管的稳定性差的问题。

本实用新型是这样实现的，一种高速晶体管，包括：

衬底层；

设置在所述衬底层上表面的沟道层；

设置在所述沟道层上表面的第一非掺杂(Al_xGa_1-x)₂O₃层；

设置在所述第一非掺杂(Al_xGa_1-x)₂O₃层上表面的高掺杂(Al_xGa_1-x)₂O₃层；

设置在所述高掺杂(Al_xGa_1-x)₂O₃层上表面的电压调制层；

间隔设置在所述电压调制层上表面的源电极和漏电极；及

设置在所述电压调制层上表面，且位于所述源电极和所述漏电极之间区域的栅电极。

在其中一个实施例中，还包括分别设置在所述源电极区域和所述漏电极区域的两个N型掺杂层。

在其中一个实施例中，所述N型掺杂层的上表面为所述电压调制层上表面。

在其中一个实施例中，所述N型掺杂层的下表面位于所述沟道层上表面和所述沟道层下表面之间。

在其中一个实施例中，所述高掺杂(Al_xGa_1-x)₂O₃层为高Si掺杂(Al_xGa_1-x)₂O₃层。

在其中一个实施例中，所述电压调制层为第二非掺杂(Al_xGa_1-x)₂O₃层。