[实用新型]大数据运算芯片

权利要求书

1.一种大数据运算芯片，其特征在于，所述运算芯片包括N个内核core、N个数据通道lane和至少一个存储单元，其中，N为大于或者等于4的整数；

所述数据通道lane包括发送接口(tx)和接收接口(rx)，所述内核core和数据通道lane一一对应，所述内核core通过数据通道lane发送和接收数据；所述运算芯片通过所述发送接口(tx)和所述接收接口(rx)和芯片外部进行数据传输；

N个内核core中的每个所述内核core都连接到所述至少一个存储单元。

2.根据权利要求1所述的芯片，其特征在于，所述运算芯片的所述发送接口(tx)和所述接收接口(rx)为serdes接口。

3.根据权利要求1或2所述的芯片，其特征在于，所述数据通道lane进一步包括接收地址判断单元、发送地址判断单元；接收地址判断单元一端连接于接收接口(rx)，接收地址判断单元另一端连接于内核core；发送地址判断单元一端连接于发送接口(tx)，发送地址判断单元另一端连接于内核core；接收地址判断单元和发送地址判断单元相互连接。

4.根据权利要求3所述的芯片，其特征在于，接收接口(rx)接收数据帧，将所述数据帧发送给接收地址判断单元，接收到地址判断单元将所述数据帧发送给内核core，同时将所述数据帧发送给发送地址判断单元；发送地址判断单元接收所述数据帧，将所述数据帧发送给发送接口(tx)，发送接口(rx)将所述数据帧发送出去。

5.根据权利要求3所述的芯片，其特征在于，内核core产生数据帧，将所述数据帧发送给发送地址判断单元，发送地址判断单元将所述数据帧发送给发送接口(tx)，发送接口将所述数据帧发送。

6.根据权利要求3所述的芯片，其特征在于，所述接收地址判断单元和发送地址判断单元通过先进先出存储器进行相互连接。

7.根据权利要求1或2所述的芯片，其特征在于，所述存储单元包括多个存储器，所述多个存储器连接到至少一个存储控制单元；所述至少一个存储控制单元用于控制所述多个存储器的数据读取或者存储。

8.根据权利要求7所述的芯片，其特征在于，所述存储器包括至少两个存储子单元和存储控制子单元；存储控制子单元通过接口与所述至少一个存储控制单元中的每一个连接，所述存储控制子单元用于控制所述至少两个存储子单元的数据读取或者存储。

9.根据权利要求8所述的芯片，其特征在于，所述存储子单元为SRAM存储器。

10.根据权利要求1或2所述的芯片，其特征在于，所述运算芯片与外部存储单元为非连接状态。

11.根据权利要求1或2所述的芯片，其特征在于，所述运算芯片进一步包括UART控制单元(130)与外部主机相连，用于接收外部数据或者控制指令。

12.根据权利要求6所述的芯片，其特征在于，所述N个内核core和所述至少一个存储控制单元中的每一个相连；根据所述N个内核core的操作命令，从多个存储器中读写数据。

13.根据权利要求12所述的芯片，其特征在于，内核core将产生的数据发送给所述至少一个存储控制单元，所述至少一个存储控制单元将数据发送给所述存储控制子单元，所述存储控制子单元将数据存储到存储子单元中。

14.根据权利要求1或2所述的芯片，其特征在于，所述运算芯片用于执行加密运算，卷积计算中的一种或者多种。

15.根据权利要求11所述的芯片，其特征在于，所述至少一个UART控制单元(130)接收外部指令初始化配置所述运算芯片的存储单元，对所述运算芯片的存储单元中的存储子单元进行统一编址。