[实用新型]大数据运算芯片

说明书

本实用新型实施例提供一种大数据运算芯片，所述运算芯片包括N个内核core、N个数据通道和至少一个存储单元，N为大于或者等于4的整数；所述数据通道包括发送接口和接收接口，所述内核core和数据通道一一对应，所述内核core通过数据通道发送和接收数据；所述运算芯片通过所述发送接口和所述接收接口和芯片外部进行数据传输；N个内核core中的每个内核都连接到所述至少一个存储单元。多个ASIC芯片共享存储单元，这样不仅减少了存储单元的数量，也减少了ASIC运算芯片之间的连接线，简化了系统构造，减低了ASIC芯片的成本。

技术领域

本实用新型涉及集成电路领域，特别是涉及一种大数据运算芯片。

背景技术

ASIC(Application Specific Integrated Circuits)即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

随着科技的发展，越来越多的领域，比如人工智能、安全运算等都涉及大运算量的特定计算。针对特定运算，ASIC芯片可以发挥其运算快，功耗小等特定。同时，对于这些大运算量领域，为了提高数据的处理速度和处理能力，通常需要控制N个运算芯片同时进行工作。随着数据精度的不断提升，人工智能、安全运算等领域需要对越来越大的数据进行运算，例如：现在照片的大小一般为3-7MB，但是随着数码相机和摄像机的精度增加，照片的大小可以达到10MB或者更多，而30分钟的视频可能达到1个多G的数据。而在人工智能、安全运算等领域中要求计算速度快，时延小，因此如何提高计算速度和反应时间一直是芯片设计所要求的目标。由于ASIC芯片搭配的内存一般为64MB或者128MB，而当要处理的数据在512MB以上时，ASIC芯片要多次利用内存存取数据，多次将数据从外部存储空间中搬入或者搬出内存，降低了处理速度。同时，随着数据精度的不断提升，人工智能、安全运算等领域需要对越来越大的数据进行运算，为了存储数据一般需要给ASIC芯片配置多个存储单元，例如一块ASIC芯片要配置4块2G内存；这样N个运算芯片同时工作时，就需要4N块2NG内存。但是，在多运算芯片同时工作时，数据存储量不会超过2个G，这样就造成了存储单元的浪费，提高了系统成本。

在处理大量相关数据的设计中，现有技术中面临两个难题：1、是大幅度提升性能的需求。2、如果是分布式系统，那么还要解决数据相关性问题，即某个子系统中处理完的数据需要呈现给所有其他的子系统中进行确认和再处理。一般通过两种方式减少数据处理耗费的时间，一是加快处理数据逻辑的时钟；二是增加处理数据的并发块数。

在工艺限制下，时钟速率的提升很有限。提升并发数目是更加有效的提升性能的方法。但提升并发数目之后，一般也相应的提高了数据带宽的要求。一般的系统中，如果数据带宽取决于DDR提供的带宽，但DDR的带宽提升并不是线性的。假设初始系统含有DDR一组，提供带宽1x。如果我们需要获得2x的带宽提升，可以实现两组DDR，但如果需要获得16x以上的带宽提升，因为物理尺寸的限制，不可能通过简单的在一个系统中例化16组DDR实现。

如果需要多个ASIC芯片协同工作的话，不能直接将数据分布在不相连的多个系统中进行处理，因为这些数据都是相关的，每份在某个处理单元中完成的数据都必须在其他处理单元中进行确认和再处理，因此如果提高在多个ASIC芯片之间数据传输的速率也是必须要解决多系统互联的问题。

实用新型内容