[实用新型]处理板卡

说明书

本申请实施例提供了一种处理板卡，涉及电子设备领域。处理板卡包括：处理芯片、交换机和PCIE接口。处理芯片中集成封装了编解码器、FPGA和ARM，处理芯片内的编解码器、FPGA和ARM连接处理芯片内的总线。交换机分别与主机、PCIE接口和处理芯片内的总线连接。PCIE接口与主机连接。由于处理板卡上设计了将编解码器、FPGA和ARM集成的处理芯片，故该处理芯片可以具备完整处理流程。由于将编解码器、FPGA和ARM集成，故可以降低处理板卡上的芯片数量，从而降低板卡面积，并也降低了芯片间的互联复杂性，进而降低了处理板卡的设计难度。

技术领域

本申请涉及电子设备领域，具体而言，涉及一种处理板卡。

背景技术

在处理板卡对数据的处理过程中，会涉及到处理板卡上各个芯片的交互。而目前，处理板卡上的芯片数量很多，这不仅会导致处理板卡的面积比较大，而且会导致各芯片的连接关系复杂，从而导致处理板卡设计的难度比较大。

实用新型内容

本申请在于提供一种处理板卡，以有效降低处理板卡的面积，降低处理板卡上各芯片的连接关系复杂性，并降低处理板卡的设计难度。

为了实现上述目的，本申请的实施例通过如下方式实现：

第一方面，本申请实施例提供了一种处理板卡，所述处理板卡包括：处理芯片、交换机和PCIE接口。

所述处理芯片中集成封装了编解码器、FPGA和ARM，所述处理芯片内的所述编解码器、所述FPGA和所述ARM连接所述处理芯片内的总线。

所述交换机分别与主机、所述PCIE接口和所述处理芯片内的总线连接。

所述PCIE接口与所述主机连接。

结合第一方面，在一些可能的实现方式中，

所述处理芯片内的所述编解码器、所述FPGA和所述ARM与所述处理芯片内的总线硬性连接。

结合第一方面，在一些可能的实现方式中，

所述处理芯片内的总线为Axi总线。

结合第一方面，在一些可能的实现方式中，

所述处理芯片上设有连接所述处理芯片内的总线的第一I/O端口；

所述交换机的第一网口与所述主机连接，所述交换机的第二网口与所述处理芯片的第一I/O端口连接，以及所述交换机的第三网口与所述PCIE接口连接。

结合第一方面，在一些可能的实现方式中，

所述处理板卡还包括：网络接口；

所述交换机的第一网口与所述网络接口的第一接口连接，所述网络接口的第二接口用于与所述主机连接。

结合第一方面，在一些可能的实现方式中，

所述处理板卡还包括：主板；

所述处理芯片、所述交换机、所述PCIE接口和所述网络接口均安装在所述主板上。

结合第一方面，在一些可能的实现方式中，

所述PCIE接口包括：PCIE芯片和PCIE接口电路；

所述PCIE芯片的第一端口与所述交换机的第三网口连接，所述PCIE芯片的第二端口与所述PCIE接口电路的第一接口连接，所述PCIE接口电路的第二接口与所述主机连接。

结合第一方面，在一些可能的实现方式中，

所述处理芯片上设有连接所述处理芯片内的总线的第二I/O端口；

所述处理板卡还包括：M个第一内存，M为大于等于1的整数；