[实用新型]晶圆堆叠结构与芯片堆叠结构

说明书

本公开提供一种晶圆堆叠结构与芯片堆叠结构。晶圆堆叠结构包括：第一晶圆，上表面包括设置为连接第一信号的第一焊盘；第一重布线层，位于所述第一晶圆之上，包括电连接于所述第一焊盘的第一布线，所述第一布线包括第一引线垫；第二晶圆，底面键合于所述第一重布线层，上表面包括设置为连接所述第一信号且位置对应于所述第一焊盘的第二焊盘和底部电连接于所述第一引线垫的第一硅通孔；第二重布线层，位于所述第二晶圆之上，包括电连接于所述第一硅通孔和所述第二焊盘的第二布线，所述第二布线包括第二引线垫。本公开提供的晶圆堆叠结构可以提高制造堆叠结构的芯片的良品率。

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种能够改善晶圆间电连接效果的晶圆堆叠结构与使用该晶圆堆叠结构制作的芯片堆叠结构。

背景技术

在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电连接是减小集成电路体积的重要方法。现行的做法如图1A和图1B所示，通常先对需要堆叠的各芯片制作TSV(Through Silicon Vias，硅通孔)，然后形成每个TSV的凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合，利用各凸点和TSV实现上层芯片和下层芯片的电连接。

首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造成良品率下降。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种晶圆堆叠结构与芯片堆叠结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的芯片堆叠成本高、连接失误几率大、良品率低等缺点。

根据本公开的第一方面，提供一种晶圆堆叠结构，包括：

第一晶圆，上表面包括设置为连接第一信号的第一焊盘；

第一重布线层，位于所述第一晶圆之上，包括电连接于所述第一焊盘的第一布线，所述第一布线包括第一引线垫；

第二晶圆，底面键合于所述第一重布线层，上表面包括设置为连接所述第一信号且位置对应于所述第一焊盘的第二焊盘和底部电连接于所述第一引线垫的第一硅通孔；

第二重布线层，位于所述第二晶圆之上，包括电连接于所述第一硅通孔和所述第二焊盘的第二布线，所述第二布线包括第二引线垫。

在本公开的示例性实施例中，所述第一硅通孔制作于所述第一晶圆与所述第一重布线层键合之后。

根据本公开的第二方面，提供一种芯片堆叠结构，包括：

第一芯片，上表面包括设置为连接第一信号的第一焊盘；

第一重布线层，位于所述第一芯片之上，包括电连接于所述第一焊盘的第一布线，所述第一布线包括第一引线垫；

第二芯片，底面键合于所述第一重布线层，上表面包括设置为连接所述第一信号且位置对应于所述第一焊盘的第二焊盘和底部电连接于所述第一引线垫的第一硅通孔；

第二重布线层，位于所述第二芯片之上，包括电连接于所述第一硅通孔和所述第二焊盘的第二布线，所述第二布线包括第二引线垫。

在本公开的示例性实施例中，所述第一硅通孔制作于所述第一芯片与所述第一重布线层键合之后。

根据本公开的第三方面，提供一种晶圆堆叠结构，包括：

第一晶圆，上表面包括设置为连接第一信号的第一焊盘；

第一下重布线层，位于所述第一晶圆之上，包括电连接于所述第一焊盘的第一布线；