[实用新型]一种基于立体封装技术的DDR3存储器

说明书

本实用新型公开了一种基于立体封装技术的DDR3存储器，包括引脚底板，引脚底板的上方从下往上依次堆叠有多层电路印刷基板，每一层电路印刷基板的上端还设置有一片DDR3芯片，电路印刷基板上设置有与引脚底板连接的第一引线桥以及与DDR3芯片引脚对应的信号连接脚组；电路印刷基板与引脚底板经灌封、切割后在周边上露出第一、第二引线桥，并在外表面设有镀金连接线；镀金连接线将多层电路印刷基板上的第一引线桥进行关联连接并与第二引线桥关联连接以形成：多片DDR3芯片并联连接，引脚底板的引脚组作为立体封装DDR3存储器对外接入信号与对外输出的物理连接物。本实用新型在保证DDR3容量或位宽扩展的同时，还提高了PCB布线效率并相对降低占用印刷电路板的平面空间。

技术领域

本实用新型涉及存储设备，特别是一种基于立体封装技术的DDR3存储器。

背景技术

随着电子技术的发展，各应用电子系统速率也越来越快，DDR3存储器被广泛应用于各高速电子系统中。目前常规的DDR3电子系统设计中为了满足不同容量的系统需求，往往需要使用多片DDR3芯片进行容量或位宽的扩充，这样虽然满足了系统对存储容量或位宽的需求，但给后续PCB设计带来大量的工作。多片DDR3在PCB设计中往往需要进行Fly-by拓扑走线，为能达到运行的可靠还需要大量时间进行时序满足设计(等长)、阻抗设计等，这对板布局、布线都有一定的限制要求。

常规的DDR3容量或位宽的扩展，在PCB设计时需要大量的精力去做时序满足(等长)、阻抗，在设计效率上带来了较大的限制及阻碍。

发明内容

为了解决上述的技术问题，本实用新型提供了一种基于立体封装技术的DDR3存储器，在保证DDR3容量或位宽扩展的同时，还提高了PCB布线效率并相对降低占用印刷电路板的平面空间。

本实用新型解决其技术问题所采用的技术方案是：一种基于立体封装技术的DDR3存储器，包括引脚底板，所述引脚底板的上方从下往上依次堆叠有多层电路印刷基板，每一个所述电路印刷基板的上端还设置有一片DDR3芯片，所述电路印刷基板上设置有用于与引脚底板连接的第一引线桥以及与DDR3芯片引脚对应的信号连接脚组，所述信号连接脚组通过走线与对应的第一引线桥关联连接，所述引脚底板的上端还设置有第二引线桥以及设置于引脚底板下端用于对外连接的引脚组，所述引脚底板的引脚组通过走线与第二引线桥关联连接；多个所述电路印刷基板与所述引脚底板经灌封、切割后在周边上露出第一引线桥以及第二引线桥，并在外表面设有镀金连接线；镀金连接线将多个所述电路印刷基板上的第一引线桥进行关联连接并同时与第二引线桥关联连接以形成：多片所述DDR3芯片并联连接，所述引脚底板的引脚组作为立体封装DDR3存储器对外接入信号与对外输出的物理连接物。

进一步，所述DDR3芯片均采用存储容量为8Gb、数据总线宽度为16位、96个引脚的DDR3芯片。

进一步，所述引脚组采用与DDR3芯片的引脚相匹配的96个BGA焊球。

进一步，所述第一引线桥组分布于电路印刷基板的周边，所述第二引线桥组分布于引脚底板的周边。

进一步，多个所述DDR3芯片的写信号线、CK时钟、BA块选择信号、RAS行地址锁存、CAS列地址锁存分别对应复合，多个所述DDR3芯片的数据总线并置。

本实用新型的有益效果是：采用立体封装技术实现多片DDR3芯片的拓扑，扩充了DDR3容量、位宽，且兼容原DDR3芯片的封装，最终形成的大容量单DDR3存储器，并减少了占用印刷电路板的平面空间，从而减少了印刷电路板的平面空间。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型的一种较优实施例的结构示意图；

图2是本实用新型的电路印刷基板的俯视图；