[实用新型]灵敏放大器和半导体存储器有效
| 申请号： | 201821833083.2 | 申请日： | 2018-11-06 |
| 公开（公告）号： | CN208796671U | 公开（公告）日： | 2019-04-26 |
| 发明（设计）人： | 朱家国;杨英琦 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C7/06 | 分类号： | G11C7/06;G11C7/12 |
| 代理公司： | 北京市铸成律师事务所 11313 | 代理人： | 陈建焕;武晨燕 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 驱动晶体管 半导体存储器 灵敏放大器 输入输出端 本实用新型 驱动能力 第一端 信号线 参考位线 降低功耗 锁存器 位线 电路 放大 | ||
1.一种灵敏放大器，应用于半导体存储器，其特征在于，包括：
锁存器，具有第一输入输出端和第二输入输出端；
第一驱动晶体管，所述第一驱动晶体管的栅极用于连接所述半导体存储器的放大使能信号线，所述第一驱动晶体管的通道第一端连接所述第二输入输出端，以及所述第一驱动晶体管的通道第二端用于连接所述半导体存储器的位线；
第二驱动晶体管，所述第二驱动晶体管的栅极用于连接所述放大使能信号线，所述第二驱动晶体管的通道第一端连接所述第一输入输出端，以及所述第二驱动晶体管的通道第二端用于连接所述半导体存储器的参考位线；
其中，所述第一驱动晶体管的驱动能力小于所述第二驱动晶体管的驱动能力。
2.根据权利要求1所述的灵敏放大器，其特征在于，所述锁存器包括：
第一反相器，具有第一输入端和第一输出端，所述第一输入端形成所述第一输入输出端；
第二反相器，具有第二输入端和第二输出端，所述第二输入端形成所述第二输入输出端，并连接于所述第一输出端，以及所述第二输出端连接于所述第一输入端；
其中，所述第一反相器的驱动能力小于所述第二反相器的驱动能力。
3.根据权利要求2所述的灵敏放大器，其特征在于，所述第一反相器包括第一负载晶体管和第三驱动晶体管，所述第一负载晶体管和所述第三驱动晶体管的漏极相连，形成所述第一输出端，以及所述第一负载晶体管和所述第三驱动晶体管的栅极连接在一起，以形成所述第一输入端；其中，所述第一负载晶体管为PMOS晶体管，所述第三驱动晶体管为NMOS晶体管。
4.根据权利要求3所述的灵敏放大器，其特征在于，所述第二反相器包括第二负载晶体管和第四驱动晶体管，所述第二负载晶体管和所述第四驱动晶体管的漏极相连，形成所述第二输出端，以及所述第二负载晶体管和所述第四驱动晶体管的栅极连接在一起，以形成所述第二输入端；其中，所述第二负载晶体管为PMOS晶体管，所述第四驱动晶体管为NMOS晶体管。
5.根据权利要求4所述的灵敏放大器，其特征在于，所述第三驱动晶体管的驱动能力小于所述第四驱动晶体管的驱动能力。
6.根据权利要求5所述的灵敏放大器，其特征在于，所述第一负载晶体管的尺寸与所述第二负载晶体管的尺寸相同，所述第三驱动晶体管的宽长比小于所述第四驱动晶体管的宽长比。
7.根据权利要求1至6任一项所述的灵敏放大器，其特征在于，所述第一驱动晶体管的宽长比小于所述第二驱动晶体管的宽长比。
8.根据权利要求1至6任一项所述的灵敏放大器，其特征在于，所述第一驱动晶体管和所述第二驱动晶体管均为NMOS晶体管。
9.根据权利要求1至6任一项所述的灵敏放大器，其特征在于，所述位线和所述参考位线上的预充电压包括电源电压。
10.一种半导体存储器，其特征在于，包括权利要求1至8任一项所述的灵敏放大器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821833083.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种PCI-e外接盒
- 下一篇：具有对称路径的存储器字元线驱动器结构
