[实用新型]灵敏放大器和半导体存储器

说明书

本实用新型实施例提供一种灵敏放大器和半导体存储器，其中，灵敏放大器包括：锁存器，具有第一输入输出端和第二输入输出端；第一驱动晶体管，第一驱动晶体管的栅极用于连接半导体存储器的放大使能信号线，第一驱动晶体管的通道第一端连接第二输入输出端，以及第一驱动晶体管的通道第二端用于连接半导体存储器的位线；第二驱动晶体管，第二驱动晶体管的栅极用于连接放大使能信号线，第二驱动晶体管的通道第一端连接第一输入输出端，以及第二驱动晶体管的通道第二端用于连接半导体存储器的参考位线；其中，第一驱动晶体管的驱动能力小于第二驱动晶体管的驱动能力。本实用新型实施例的灵敏放大器，可以节省电路面积，降低功耗，提高放大速度。

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种灵敏放大器和半导体存储器。

背景技术

本部分旨在为权利要求书中陈述的本实用新型的实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

半导体存储装置，例如静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、只读存储器(Read-Only Memory，简称ROM)、闪存等，通常由存储单元组成的两维阵列设置。每行的存储单元可以由字线(WL，Word Line)进行选择，每列的存储单元可以由位线和参考位线进行选择，并由灵敏放大器感应并放大位线和参考位线上的电压差。以将信息写入存储单元或从存储单元读出存储的信息。

如图1所示，常用的灵敏放大器10包括锁存器100，锁存器100的电路一边(包括第一晶体管M16和第二晶体管M13)和电路另一边(包括第三晶体管M17和第四晶体管M14)要尽量对称(包括电路以及版图)，并且需要将位线BL′和参考位线Ref-BL′预充电至电源电压(VCC，Volt Current Condenser)的一半(VCC/2)。一方面，为了实现VCC/2，必须设计VCC/2的电压生成电路；另一方面，由于DRAM中的位线BL′数量很多，因此，需要VCC/2的电压生成电路有较大的驱动力，使电路复杂且占用很大的面积。

实用新型内容

本实用新型实施例提供一种灵敏放大器和半导体存储器，以解决或缓解现有技术中的一项或更多项技术问题。

作为本实用新型实施例的一个方面，本实用新型实施例提供一种灵敏放大器，应用于半导体存储器，包括：

锁存器，具有第一输入输出端和第二输入输出端；

第一驱动晶体管，所述第一驱动晶体管的栅极用于连接所述半导体存储器的放大使能信号线，所述第一驱动晶体管的通道第一端连接所述第二输入输出端，以及所述第一驱动晶体管的通道第二端用于连接所述半导体存储器的位线；

第二驱动晶体管，所述第二驱动晶体管的栅极用于连接所述放大使能信号线，所述第二驱动晶体管的通道第一端连接所述第一输入输出端，以及所述第二驱动晶体管的通道第二端用于连接所述半导体存储器的参考位线；

其中，所述第一驱动晶体管的驱动能力小于所述第二驱动晶体管的驱动能力。

在一种可能的实施方式中，所述锁存器包括：

第一反相器，具有第一输入端和第一输出端，所述第一输入端形成所述第一输入输出端；

第二反相器，具有第二输入端和第二输出端，所述第二输入端形成所述第二输入输出端，并连接于所述第一输出端，以及所述第二输出端连接于所述第一输入端；

其中，所述第一反相器的驱动能力小于所述第二反相器的驱动能力。