[实用新型]一种实现eMMC芯片HS400高速接口通信的系统

说明书

一种实现eMMC芯片HS400高速接口通信的系统，包括：与eMMC芯片连接的延时单元组，用于设计时钟信号/数据信号的初始延时TAP，同步增加时钟信号/数据信号的延时TAP；与延时单元组连接的IDDR单元用于采集数据信号，在时钟信号上升沿输出奇数字节数据，在时钟信号下降沿输出偶数字节数据；与IDDR单元连接同步寄存器组，用于使采集到的奇数字节数据与偶数字节数据同步输出；与同步寄存器组连接的采集边沿切换单元，用于翻转采集边沿选择信号，切换当前延时TAP下的数据采集边沿。使芯片在宽温范围变化时，依然能够稳定的实现数据通信功能，提高了使用HS400接口高速读写eMMC芯片时的稳定性。

技术领域

本实用新型涉及接口通信方法，尤其涉及一种实现eMMC芯片在HS400接口协议上高速、稳定通信的系统。

背景技术

eMMC全称为embeded MultiMedia Card，是一种嵌入式非易失性存储器系统，由闪存和闪存控制器两部组成。eMMC的一个明显优势是在封装中集成了一个闪存控制器，它采用JEDEC标准BGA封装，并采用统一闪存接口管理闪存。

eMMC的结构是控制器+NAND芯片，具有统一、高速的数据接口、前后兼容、存储密度高等特点。eMMC芯片通过高速并行数据线实现快速的数据通信功能。主要的通信引脚为CLK引脚、DS引脚、DAT0、DAT1、DAT2、DAT3、DAT4、DAT5、DAT6、DAT7以及CMD引脚。

eMMC芯片接口从最初的SDR（单边沿采样）接口，速度可达52MT/s，到后面的DDR（双边沿）接口，速度可达104MT/s，再到HS200接口（200MT/s），直至目前最快的HS400接口（400MT/s）。

速度提高后，传统的使用HOST主控器内部时钟直采eMMC芯片送出的数据变得不可靠，因此，在HS400接口协议上，多出了Data Strobe引脚的锁存信号DS作为eMMC芯片输出数据的同步时钟信号，便于HOST主控器正确采集芯片送出的数据。但是，在HS400接口协议上，外界的温度、电压等会对使瞬时带宽产生不均匀性，这种不均匀影响着数据通信的稳定性，若不加以处理，难以发挥出eMMC在HS400协议上的极限。

实用新型内容

为了解决上述问题，本实用新型提供一种实现eMMC芯片HS400高速接口通信的系统，在较短的初始化时间内，可以通过自适应调节数据线/控制线延时窗口的方法实现最佳采集窗口的功能，从而使芯片在宽温范围变化时，依然能够稳定的实现数据通信功能，提高了使用HS400接口高速读写eMMC芯片时的稳定性。

本实用新型采用以下技术：

一种实现eMMC芯片HS400高速接口通信的系统，其特征在于，包括：

与eMMC芯片连接的延时单元组，用于设计时钟信号/数据信号的初始延时TAP，同步增加时钟信号/数据信号的延时TAP；

与延时单元组连接的IDDR单元用于采集数据信号，在时钟信号上升沿输出奇数字节数据，在时钟信号下降沿输出偶数字节数据；

与IDDR单元连接同步寄存器组，其与IDDR输出端口的路径延时一致，用于使采集到的奇数字节数据与偶数字节数据同步输出；

与同步寄存器组连接的采集边沿切换单元，用于翻转采集边沿选择信号，切换当前延时TAP下的数据采集边沿。

进一步，延时单元组包括：

与eMMC芯片的数据引脚连接的第一延时单元，用于调节数据信号的输入延时时间；

与eMMC芯片的时钟引脚连接的第二延时单元，用于调节时钟信号的输入延时时间。

更进一步，第二延时单元和IDDR单元之间的设有I/O时钟BUFFER单元，用于增强时钟信号的区域逻辑驱动能力，同时增加时钟信号的输入延时。