[实用新型]一种同步信息产生电路及多系统时基同步平台有效
| 申请号： | 201821868615.6 | 申请日： | 2018-11-13 |
| 公开（公告）号： | CN208985031U | 公开（公告）日： | 2019-06-14 |
| 发明（设计）人： | 舒德军;胡章中;李璇 | 申请（专利权）人： | 南京长峰航天电子科技有限公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12;G06F1/24 |
| 代理公司： | 南京纵横知识产权代理有限公司 32224 | 代理人： | 董建林 |
| 地址： | 210061 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 产生电路 同步信息 本实用新型 时基同步 同步装置 多系统 主同步 分路装置 参考时钟 工作参数 工作时钟 同步帧 节拍 外部 统一 | ||
1.一种同步信息产生电路，其特征在于：包括FPGA芯片，所述FPGA芯片连有提供工作时钟的外部参考时钟，所述FPGA芯片与PCI桥相连，所述PCI桥与PCI总线接口相连，所述PCI总线接口用于同步帧信号的周期参数、复位指令的下载和时标信息的上传，所述FPGA芯片连有电平驱动a，所述电平驱动a连有RJ45接口a和RJ45接口b，所述RJ45接口a用于同步帧信号和复位信号的输入，所述RJ45接口a用于同步帧信号和复位信号的输出。
2.根据权利要求1所述的一种同步信息产生电路，其特征在于：所述FPGA芯片连有电平驱动b，所述电平驱动b连有J30J接口，所述J30J接口作为所述FPGA芯片中剩余IO资源的扩展端口。
3.一种多系统时基同步平台，其特征在于：包括主同步装置，所述主同步装置连有若干个从同步装置，所述从同步装置连有若干个分路装置，所述分路装置连有若干个子系统，所述主同步装置和从同步装置包含上述权利要求1或2的同步信息产生电路，所述主同步装置内电路的RJ45端口b与所述从同步装置内电路的RJ45端口a相连。
4.根据权利要求3所述的一种多系统时基同步平台，其特征在于：所述从同步装置的个数为M个，其中M为大于等于3的整数。
5.根据权利要求3所述的一种多系统时基同步平台，其特征在于：所述子系统的个数为N个，其中N为大于等于3的整数。
6.根据权利要求3所述的一种多系统时基同步平台，其特征在于：所述分路装置包括将输入的同步帧信号和复位信号进行差分转换的第一差分转换器，所述第一差分转换器连有电平驱动c，所述电平驱动c通过第二差分转换器将同步帧信号和复位信号输出。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京长峰航天电子科技有限公司，未经南京长峰航天电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821868615.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种载波相位连续专用算法用高效计算机
- 下一篇：一种多功能计算机显示器
