[实用新型]一种感测放大器、数据转换模块和通信设备有效

专利信息
申请号: 201821897243.X 申请日: 2018-11-16
公开(公告)号: CN209134362U 公开(公告)日: 2019-07-19
发明(设计)人: 郭逸夫;刘敬波;胡江鸣;刘俊秀;石岭 申请(专利权)人: 深圳开阳电子股份有限公司
主分类号: H03F1/02 分类号: H03F1/02;H03F1/56;H03F3/45
代理公司: 深圳瑞天谨诚知识产权代理有限公司 44340 代理人: 温青玲
地址: 518000 广东省深圳市南山区高*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 反馈模块 放大模块 尾电流源 感测 感测放大器 输出 差模电压 输出端 数据转换模块 本实用新型 输入端 尾电流 通信设备 半导体集成电路 时钟控制 控制端 功耗
【权利要求书】:

1.一种感测放大器,其特征在于,所述感测放大器包括通过时钟控制的感测放大模块、第二尾电流源和反馈模块;感测放大模块的输出端接反馈模块的输入端,反馈模块的输出端接第二尾电流源的输入端,第二尾电流源的输出端接感测放大模块的控制端;反馈模块根据感测放大模块输出的差模电压控制第二尾电流源的电流大小,在感测放大模块输出第一差模电压时,反馈模块输出第一电压,使得第二尾电流源产生第一尾电流,在感测放大模块输出第二差模电压时,反馈模块输出第二电压,使得第二尾电流源产生第二尾电流,第一差模电压大于第二差模电压,第一电压大于第二电压,第一尾电流大于第二尾电流。

2.如权利要求1所述的感测放大器,其特征在于,所述感测放大模块包括漏极耦合的第一PMOS晶体管MP1和第二PMOS晶体管MP2作负载,源极相连的第一NMOS晶体管MN1和第二NMOS晶体管MN2组成差分输入对,一个门极由时钟控制的第三NMOS晶体管MN3作第一尾电流源,以及一个门极由时钟控制的第三开关PMOS晶体管MP3;

第一PMOS晶体管MP1的源极接电源电压VDDA,漏极接感测放大模块的第一输出端Voutp和第二PMOS晶体管MP2的栅极,门极接感测放大模块的第二输出端Voutn;第二PMOS晶体管MP2的源极接电源电压VDDA,漏极接感测放大模块的第二输出端Voutn和第一PMOS晶体管MP1的栅极,门极接感测放大模块的第一输出端Voutp;差分输入对中,第一NMOS晶体管MN1的源极接第二NMOS晶体管MN2的源极和作为第一尾电流源的第三NMOS晶体管MN3的漏极以及作为第二尾电流源的第四NMOS晶体管MN4的漏极,门极接感测放大模块的第一输入端Vinn,漏极接感测放大模块的第一输出端Voutp;第二NMOS晶体管MN2的门极接感测放大模块的第二输入端Vinp,漏极接感测放大模块的第二输出端Voutn;作为第一尾电流源的第三NMOS晶体管MN3的门极接时钟信号,当时钟为高电平时,作为第一尾电流源的第三NMOS晶体管MN3打开,感测放大模块开始感测输入信号并放大输出,当时钟为低电平时,第一尾电流源的第三NMOS晶体管MN3关闭,感测放大模块停止感测输入信号;第三开关PMOS晶体管MP3的栅极接时钟控制信号,漏极接感测放大模块的第二输出端Voutn,源极接感测放大模块的第一输出端Voutp。

3.如权利要求2所述的感测放大器,其特征在于,所述第二尾电流源包括第四NMOS晶体管MN4,第四NMOS晶体管MN4的栅极接反馈模块的输出端Vfb,漏极接作为第一尾电流源的第三NMOS晶体管MN3的漏极,第四NMOS晶体管MN4的源极接地。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳开阳电子股份有限公司,未经深圳开阳电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201821897243.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top