[实用新型]一种多芯片层叠扇出型封装结构

说明书

本实用新型公开了一种多芯片层叠扇出型封装结构，包括：第一介质层；第一金属柱，第一金属柱设置在第一介质层内，且贯穿第一介质层上下表面；第二金属柱，第二金属柱设置在第一介质层内，且贯穿第一介质层上下表面；第一芯片，第一芯片嵌入在第一介质层内，且贯穿第一介质层上下表面；第二芯片，第二芯片设置在第一芯片的背面；引线，引线电连接第二芯片焊盘至第一金属柱；第二介质层，第二介质层覆盖第二芯片、引线和第一金属柱表面；第三芯片，第三芯片倒装焊至第二金属柱；第三介质层，第三介质层位于第一介质层底面；金属互连层，金属互连层电连接至第一金属柱、第二金属柱和第一芯片的焊盘；第四介质层，第四介质层位于第三介质层底面；以及外接焊球，外接焊球电连接至金属互连层。

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种多芯片层叠扇出型封装结构及其制造方法。

背景技术

移动设备厂商对产品的小型化、低成本和高集成的需求，衍生出对相关芯片的晶圆级封装的成本、性能、系统级封装解决方案的集成度和功能性的要求，Fan-out(扇出型)封装技术作为新一代封装技术，是目前公认的先进封装技术之一，具有IO数量多，体积小，可多芯片封装、功能强等优点，恰好能满足上述需求。

现有扇出封装技术中有早期的eWLB方案，由Infineon提出，是将芯片重构，并正面向下贴在晶圆上，然后整体塑封，此方案成本高、生产效率低；同时由于使用塑封材料，其较大的热膨胀系数使工艺过程翘曲较大，设备加工能力低，芯片位置对准精度不高，难以实现细线宽线距。另外一种是利用晶圆光刻技术的高精度，使用光敏性材料覆盖晶圆表面再利用RDL等技术实现引脚扇出，但光敏性厚胶材料选择、较高的成本以及大晶圆的翘曲是阻碍该方案发展的不可忽视因素。还有一种方案是使用基板埋入，但基板的高成本及其工艺中钻孔精度问题难以实现多芯片堆叠。

针对现有多芯片扇出封装结构及制造方法存在的生产效率低、工艺成本高，较大的晶圆翘曲和钻孔精度问题导致难以实现多芯片堆叠等问题，本实用新型提出一种新型的多芯片层叠扇出型封装结构及其制造方法，无需埋入、钻孔或圆片塑封，简化了工艺步骤，降低了生产成本；同时能够获取尺寸更小，厚度更薄的封装体，并提高了扇出型封装结构的可靠性。进而拓宽了多层扇出封装的使用场景。

实用新型内容

针对现有多芯片扇出封装结构及制造方法存在的生产效率低、工艺成本高，较大的晶圆翘曲和钻孔精度问题导致难以实现多芯片堆叠等问题，根据本实用新型的一个实施例，提供一种多芯片层叠扇出型封装结构，包括：

第一介质层；

第一金属柱，所述第一金属柱设置在所述第一介质层内，且贯穿所述第一介质层上下表面；

第二金属柱，所述第二金属柱设置在所述第一介质层内，且贯穿所述第一介质层上下表面；

第一芯片，所述第一芯片嵌入在所述第一介质层内，且贯穿所述第一介质层上下表面；

第二芯片，所述第二芯片设置在所述第一芯片的背面；

引线，所述引线电连接所述第二芯片焊盘至所述第一金属柱；

第二介质层，所述第二介质层覆盖所述第二芯片、引线和第一金属柱表面；

第三芯片，所述第三芯片倒装焊至所述第二金属柱；

第三介质层，所述第三介质层位于所述第一介质层底面；

金属互连层，所述金属互连层电连接至所述第一金属柱、第二金属柱和所述第一芯片的焊盘；

第四介质层，所述第四介质层位于所述第三介质层底面；以及

外接焊球，所述外接焊球电连接至所述金属互连层。

在本实用新型的一个实施例中，所述第一介质层和/或第二介质层和/或第三介质层合作第四介质层的材料为绝缘树脂。