[实用新型]晶圆和半导体器件

说明书

本公开提供一种晶圆和半导体器件，涉及半导体技术领域。该晶圆包括:衬底；介质层，位于远离衬底的一侧面上；晶圆允收测试电路，形成于介质层中，晶圆允收测试电路包括金属互连层；沟槽，形成于介质层中位于晶圆允收测试电路侧部，沟槽填充有保护层；其中，沟槽的深度大于等于晶圆允收测试电路的深度。当沿着切割道区域对芯片进行切割时，保护层材料具有弹性,可以缓冲芯片切割时的应力问题,减轻龟裂的产生，并且在出现龟裂时，沟槽和填充的保护层材料可防止龟裂扩大，从而提升芯片的良率与稳定性。

技术领域

本申请涉及半导体技术领域，尤其涉及一种晶圆和半导体器件。

背景技术

在半导体集成电路制造过程中，需要对晶圆进行晶圆允收测试(WAT，WaferAcceptance Test)。半导体制造设计中通常会在切割道区域放置独立的电路,用来测试芯片的电性,监控制造工艺中是否存在问题，其中包含了金属氧化物场效应管(MOS)、导孔(Via)、金属电路(MetalCircuit)等。WAT测试是对完成制造程序后的晶圆上的测试结构进行的一种电性测试。

当WAT测试后,进行封装程序时需要使用金刚刀切割芯片，进行切晶(dicing)步骤。如果切割到金属线路时,容易拉扯金属线路而产生切割道龟裂(crack)，这样会影响芯片内有效线路的良率与稳定性问题。如果裂痕过大，则芯片内的有效线路则会更容易损坏，影响芯片良率。

因此，有必要提供一种新的技术方案改善上述方案中存在的一个或者多个问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开的目的在于提供一种晶圆、半导体器件及其制造方法，至少在一定程度上克服由于相关技术的限制和缺陷而导致的切割导致龟裂的技术问题。

根据本公开的一个方面，提供一种晶圆，包括晶粒区域和切割道区域，所述切割道区域包括：

衬底；

介质层，位于远离所述衬底的一侧面上；

晶圆允收测试电路，形成于所述介质层中，所述晶圆允收测试电路包括金属互连层；

沟槽，形成于所述介质层中位于所述晶圆允收测试电路侧部，所述沟槽填充有保护层；

其中，所述沟槽的深度大于等于所述晶圆允收测试电路的深度。

在一个实施例中，所述切割道区域还包括测试焊垫，所述测试焊垫位于介质层上。

在一个实施例中，沟槽包围所述晶圆允收测试电路。

在一个实施例中，所述沟槽在垂直于切割方向存在有缺口。

在一个实施例中，所述保护层包括聚酰亚胺和正硅酸乙酯中的一种或多种。

在一个实施例中，所述沟槽的宽度为1-10微米，和/或所述沟槽距离所述WAT电路的水平距离为1-10微米。

在一个实施例中，所述沟槽的深度大于所述晶圆允收测试电路的深度超过100nm。

在一个实施例中，所述沟槽的纵切面呈矩形或倒梯形。

在一个实施例中，所述沟槽的俯视图呈矩形、圆形或者椭圆形。

在一个实施例中，所述沟槽的俯视图呈多层矩形、多层圆形或者多层椭圆形。

根据本公开的另一方面，提供一种半导体器件，包括上述的晶圆。

根据本公开的又一方面，提供一种半导体器件制造方法，包括：

提供衬底；