[实用新型]半导体器件

说明书

本实用新型提供一种半导体器件，其半导体衬底中形成有鳍片，所述鳍片具有沿第二方向延伸的水平鳍片部以及竖直设置在所述水平鳍片部的两端上的竖直鳍片部，所述鳍片的两个所述竖直鳍片部之间界定出沿第一方向延伸的第一沟槽，所述水平鳍片部中形成有第二源漏掺杂区，所述竖直鳍片部的顶端部中形成有第一源漏掺杂区；所述竖直鳍片部的侧壁上环绕有栅极，由此可以基于一个鳍片形成两个环栅晶体管，有利于增加栅极对沟道的控制力以及有效沟道长度，克服短沟道效应，进而有利于更小的特征尺寸和更高的集成度。

技术领域

本实用新型涉及集成电路制造技术领域，尤其涉及一种半导体器件。

背景技术

在半导体尤其是存储器领域，增大器件集成度的方法包括减小器件特征尺寸和改善单元结构。但是随着特征尺寸的减小，小尺寸晶体管会产生严重的短沟道效应；故通过改善存储单元结构，在相同特征尺寸条件下减小存储单元所占面积是增大器件集成度的一条有效途径。具有埋入式位线的垂直鳍式场效晶体管因其精简化的中段工艺(MOL)而逐渐成为下一4F²世代的主流(F代表光刻技术的最小线宽)。然而，于此同时，其前段工艺(FEOL)却日益复杂。

因此，需要一种新的半导体器件方案，在相同特征尺寸条件下减小存储单元所占面积，简化工艺，并增强栅极对沟道的控制力，改善短沟道效应，提高器件的电学性能以及集成度。

实用新型内容

本实用新型的目的在于提供一种半导体器件，在相同特征尺寸条件下减小存储单元所占面积，简化工艺，并增强栅极对沟道的控制力，改善短沟道效应，提高器件的电学性能以及集成度。

为了实现上述目的，本实用新型提供一种半导体器件，包括：

半导体衬底，所述半导体衬底具有至少一个鳍片，所述鳍片具有沿第二方向延伸的水平鳍片部以及竖直设置在所述水平鳍片部的两个相对的端上的竖直鳍片部两个所述竖直鳍片部之间界定出沿第一方向延伸的第一沟槽，每个所述竖直鳍片部的顶端部中形成有一第一源漏掺杂区，所述水平鳍片部中设有一第二源漏掺杂区，所述第二源漏掺杂区沿所述第二方向从所述水平鳍片部被一个所述竖直鳍片部覆盖的部分中延伸至被另一个所述竖直鳍片部覆盖的部分中；以及，

栅极，环绕在所述竖直鳍片部的侧壁上。

可选地，所述半导体衬底还具有用于定义出所述鳍片所在区域的第二沟槽和隔离沟槽，所述第二沟槽沿所述第二方向延伸并暴露出所述鳍片沿所述第二方向延伸的侧壁，所述隔离沟槽沿所述第一方向延伸并暴露出所述鳍片沿所述第一方向延伸的外侧壁；所述第一沟槽和所述隔离沟槽沿着所述第一方向的端部均延伸至所述第二沟槽，以和所述第二沟槽在所述第二沟槽的侧壁上连通，并且所述第一沟槽的底表面高于所述第二沟槽的底表面，所述隔离沟槽的底表面与所述第二沟槽的底表面齐平，以使包含所述第二源漏掺杂区在内的所述水平鳍片部的侧壁暴露于所述第二沟槽中，所述第二沟槽中埋设有沿着所述第二方向延伸的埋入式导线，所述埋入式导线和所述第二源漏掺杂区电连接。

可选地，所述的半导体器件还包括导电接触结构，所述导电接触结构形成在所述第二沟槽中，并设置在所述埋入式导线和所述第二源漏掺杂区之间，所述导电接触结构的一侧壁与所述第二源漏掺杂区的侧壁表面接触，所述导电接触结构的另一侧壁与所述埋入式导线的侧壁表面接触，所述导电接触结构的底表面与所述第二沟槽底部的半导体衬底表面绝缘隔离，且所述导电接触结构沿所述第二方向延伸的长度小于或等于所述第二源漏掺杂区沿第二方向延伸的长度。

可选地，所述的半导体器件还包括第一介质层，所述第一介质层填充在所述第二沟槽的底部和所述隔离沟槽的底部上，所述埋入式导线形成于所述第一介质层上。

可选地，所述的半导体器件还包括栅介质层和栅极隔离层，所述栅介质层位于所述栅极和所述鳍片之间，所述栅极隔离层填充在所述第一沟槽、第二沟槽和隔离沟槽中，以将所述栅极掩埋在内。