[实用新型]一种测试芯片及系统

说明书

本实用新型公开了一种测试芯片和系统，不通电压偏置下的电容测试芯片包括寻址电路、QVCM测试电路、不同测试项转换电路和若干连接到各电路的焊盘，QVCM测试电路经过不同测试项转换电路连接到待测器件的电流测试端；利用不同测试项转换电路，能通过同一个测试结构电路对待测电容的三个测试项：门极总电容Cg‑g、门极对衬底的电容Cg‑b和衬底电压下门极对源极及漏极的电容Cg‑sd@Vb，进行转换测试。本实用新型还公开了一种测试系统，包括上述不同电压偏置下的电容测试芯片。本实用新型能够用同一套电路结构完成Cg‑g/Cg‑b/Cg‑sd@Vb三个测试项的测试。

技术领域

本实用新型是关于涉及芯片测试领域，特别涉及一种测试芯片及系统。

背景技术

在集成电路的设计和制造过程中，电容是绝大多数集成电路芯片中不可或缺的重要元器件。相应地，电容测试也是非常重要的一部分，直接影响着集成电路芯片的性能和质量。在可制造性设计的背景下，为了提高集成电路产品的成品率，缩短成品率成熟周期，业界普遍采用基于特殊设计的测试芯片的测试方法，通过对测试芯片的测试来获取制造工艺和设计成品率改善所必需的数据。将电容测试电路集成到测试芯片中，用以测量目标结构的电容是一种常见的测试方法。

最常见的测试方法即CBCM(Charge Based Capacitance Measurement)，特别是用于BEOL(后端)或互连电容(interconnect capacitance)的测量，其工作原理如图1所示：PMOS晶体管MP1及NMOS晶体管MN1串联，PMOS晶体管MP2及NMOS晶体管MN2串联。PMOS晶体管MP1的电源与第一电源座相连，PMOS晶体管MP2的电源则与第二电源座相连，NMOS晶体管MN1及MN2的电源均与接地电平连接。此外，在PMOS晶体管MP1及MP2的栅极上施加PMOS栅极电位Gp，在NMOS晶体管MN1及MN2的栅极施加NMOS栅极电位Gn。在NMOS晶体管MN1的漏极与电源间设置标准电容Cref＝Cm，Cm为伪电容，在NMOS晶体管MN2的漏极与电源间设置测试电容Ctst＝Cm+Ct。因此可以测定出目标电容值Ct。使用CBCM的方法测试电容时，由于测试电容Ctst中存在电荷的泄漏，如果将测到的电流It作为充电电流就会出现测定电容值的误差，因此对于飞法(femto farad)级的电容而言(如FEOL capacitance)，传统的CBCM的测试方法不能满足测试精度的要求。

Stas Polonsky,etc,“Front-End-Of-Line Quadrature-Clocked Voltage-Dependent Capacitance Measurement”,2011IEEE Conference on MicroelectronicTest Structures,April 4-7.上述文献中提出QVCM(quadrature-clocked voltage-dependent capacitance measurement)的测试方法，如图2所示：将多个DUT的其中一端并联后，通过时钟T1(CLK_Qm)控制的MOSFET后接安培计Im，还通过时钟T2(CLK-Qp)控制的MOSFET后接安培计Ip，其中时钟T1、T2控制的MOSFET要求完全一致。当在DUT1的输入端输入频率为f、振幅为Vamp、抵消偏置电压Vbias的时钟信号时，其他DUT的输入端均接地，DUT1的电流分别经过时钟电路T1、T2在Im、Ip中测试出来，其中时钟电路T1和T2是反向的，以控制在同一时刻只有一条通路的MOSFET导通，CLK-I为与T1、T2正交的时钟信号，用以对DUT进行充放电，充电电流和放电电流经由不同的通路从Im/Ip中测试出来。在CLK-I输入条件下测得的电容值为：

其中Im0、Ip0是所有DUT均接地时安培计Im、Ip的值。