[实用新型]半导体结构

说明书

本实用新型提供一种半导体结构，半导体结构包括：半导体衬底，具有位于所述半导体衬底内的沟槽；位于所述沟槽的底部及侧壁上的氮掺杂氧化硅层；填充于沟槽中的栅极金属层，栅极金属层的顶端低于半导体衬底的上表面。通过于半导体衬底的沟槽上设置氮掺杂氧化硅层，从而提高栅极绝缘层中的氮含量，使氮掺杂更均匀，从而在保证晶体管栅极结构性能的情况下，有效提高抗掺杂离子在栅极结构中的扩散问题，降低了栅极结构的漏电流，从而提高晶体管的性能。

技术领域

本实用新型涉及半导体集成电路制造领域，特别是涉及一种晶体管栅极结构。

背景技术

很多年来，二氧化硅已经用作晶体管的栅极电介质层的选择。原因在于二氧化硅可以提供所需的性能组合，包括良好电子和空穴迁移率，保持电子(表面)状态在界面处较低的能力，较低的空穴和电子捕获率，以及与CMOS加工的优良兼容性。通常，希望薄的栅极电介质层，以便更好的连接和控制从栅电极到沟道的电位。

随着集成电路技术的持续发展，器件尺寸不断减小，栅极电介质层的厚度也随之不断减小。传统通过远距离等离子体渗氮工艺(简称RPN)的方式在氧化硅表面形成一层氮氧化硅，随着氧化层厚度的降低，RPN形成的氮化层中氮原子的密度和深度已经不足以满足电性的要求。容易导致掺杂剂(例如，硼)从栅极渗入栅极电介质层中，降低栅极的击穿电压。

因此制备具有低漏电流的栅极电介质层一直是集成电路技术备受关注的关键问题之一。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种晶体管栅极结构，用于解决现有技术中晶体管栅极电介质层容易漏电等的问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，所述半导体结构至少包括：

半导体衬底，具有位于所述半导体衬底内的沟槽；

氮掺杂氧化硅层，位于所述沟槽的底部及侧壁上；

栅极金属层，填充于所述沟槽中，且所述栅极金属层的顶端低于所述半导体衬底的上表面。

可选地，所述晶体管栅极结构还包括氮氧化硅层及功函数层，所述氮氧化硅层位于所述氮掺杂氧化硅层的底部及侧壁上，所述功函数层位于所述氮氧化硅层的底部及侧壁上。

可选地，所述氮掺杂氧化硅层的厚度介于2nm～6nm，所述栅极金属层的厚度介于15nm～25nm，所述栅极金属层的顶端与所述半导体衬底的上表面之间的距离介于55nm～75nm，所述氮氧化硅层的厚度介于1.5nm～3nm。

可选地，所述氮掺杂氧化硅层中掺杂氮原子浓度占所述氮掺杂氧化硅层中原子浓度的0.05％～0.15％。

如上所述，本实用新型的半导体结构，在形成氧化硅层的同时对氧化硅层进行氮掺杂，并经过多次氧化-氮掺杂的反复循环，提高了栅极绝缘层中的氮含量，另外，由于采用氧化-氮掺杂的循环过程，使氮掺杂更均匀，从而在保证晶体管栅极结构性能的情况下，有效提高抗掺杂离子(例如P型的硼离子，N型的磷离子)在栅极结构中的扩散问题，降低了栅极结构的漏电流，从而提高晶体管的性能。

附图说明

图1至图5显示为常规技术中一种半导体结构的制备方法中各步骤对应的截面结构示意图。

图6显示为本实用新型的半导体结构的制备方法的流程图。

图7至图15显示为本实用新型的半导体结构的制备方法中各步骤对应的截面结构示意图，其中图9至图11显示为形成氮掺杂氧化硅层的原理图。

图16显示为本实用新型的半导体结构一实施例的截面结构示意图。

元件标号说明

10 半导体衬底