[实用新型]一种基于FPGA的1553B处理系统有效
| 申请号： | 201822157679.1 | 申请日： | 2018-12-21 |
| 公开（公告）号： | CN209015256U | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 曹莉东;邓小松;李洪贵 | 申请（专利权）人： | 成都能通科技有限公司 |
| 主分类号： | G07D1/02 | 分类号： | G07D1/02 |
| 代理公司： | 成都君合集专利代理事务所(普通合伙) 51228 | 代理人： | 张鸣洁 |
| 地址： | 610000 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 本实用新型 处理系统 复位芯片 加载程序 控制能力 逻辑资源 全局时钟 上电复位 总线技术 总线通信 总线系统 挂载 晶振 运算 配制 存储 芯片 访问 | ||
1.一种基于FPGA的1553B处理系统，其特征在于，包括FPGA，所述FPGA的配制芯片为64M字节的NOR FLASH，用于存储FPGA加载程序；还包括挂载到FPGA的全局时钟下的20MHz晶振；还包括CAT811复位芯片，为FPGA产生上电复位。
2.根据权利要求1所述的一种基于FPGA的1553B处理系统，其特征在于，基于Xilinx的Sparten3系列FPGA芯片提供1553B总线协议的处理和数据的存储；且基于1553B交换技术的HI-1567芯片提供1553B电平和TTL电平的交换通道。
3.根据权利要求1所述的一种基于FPGA的1553B处理系统，其特征在于，所述FPGA还包括FIFO接口，用于与外部的数据交换通道；所述处理系统通过FIFO接口与1553B总线数据交换。
4.根据权利要求3所述的一种基于FPGA的1553B处理系统，其特征在于，所述FPGA还包括BRAM，以存储1553B总线数据。
5.根据权利要求4所述的一种基于FPGA的1553B处理系统，其特征在于，所述FIFO接口工作速率为320Mbps。
6.根据权利要求1-5任一项所述的一种基于FPGA的1553B处理系统，其特征在于，所述FPGA包括2bit模式控制端口，用于控制1553B总线系统切换BC、RT、BM模式；还包括2个5bit远程终端地址控制端口。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都能通科技有限公司，未经成都能通科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822157679.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种轮椅式彩票销售终端
- 下一篇：一种压票机构及带有压票机构的收纳箱
