[实用新型]一种基于FPGA的1553B处理系统

说明书

本实用新型公开了一种基于FPGA的1553B处理系统，包括FPGA，所述FPGA的配制芯片为64M字节的NOR FLASH，用于存储FPGA加载程序；还包括挂载到FPGA的全局时钟下的20MHz晶振；还包括CAT811复位芯片，为FPGA产生上电复位。本实用新型通过FPGA强大的运算、控制能力、丰富的逻辑资源，结合1553B总线技术，在提供1553B总线通信功能的同时，通过FPGA的控制，提供简便的控制和访问1553B总线系统的接口。

技术领域

本实用新型属于1553B通信的技术领域，具体涉及一种基于FPGA的1553B处理系统。

背景技术

1553B总线标准是有美国开发的信号多路传输系统的一种标准，经过多年的开发、完善和验证，已经成为一种国际标准。目前，1553B总线标准已广泛应用于飞机综合航电系统，装甲车辆综合电子系统，舰船综合电子系统等航空、航天、船舶、兵器、电子等领域。

目前应用于航空、航天领域的1553B总线系统，广泛采用处理器+协议处理芯片的方式，应用成本高，且使用时需要理解大量复杂的协议内容。随着航空、航天电子技术的飞速发展，无论在军用领域还是民用领域对于简便的1553B总线系统的设计和研发需求愈发迫切。

实用新型内容

本实用新型的目的在于提供一种基于FPGA的1553B处理系统，通过FPGA强大的运算、控制能力、丰富的逻辑资源，结合1553B总线技术，在提供1553B总线通信功能的同时，通过FPGA的控制，提供简便的控制和访问1553B总线系统的接口。

本实用新型主要通过以下技术方案来实现的：一种基于FPGA的1553B处理系统，包括FPGA，所述FPGA的配制芯片为64M字节的NOR FLASH，用于存储FPGA加载程序；还包括挂载到FPGA的全局时钟下的20MHz晶振；还包括CAT811复位芯片，为FPGA产生上电复位。

本实用新型在使用过程中，通过NOR FLASH的设置，用于存储FPGA的加载程序，通过晶振挂载在FPGA的全局时钟下，用作1553B总线系统的运行时钟，通过复位芯片的设置，保证1553B总线系统上点后从初始化开始工作，避免对数据的处理的准确性造成影响；所述复位芯片包括复位指示灯模块、模式控制模块，所述复位指示灯模块的一个接口连接模式控制模块，所述模式控制模块连接复位指示灯模块，所述复位指示灯模块的另一接口分别连接1553B处理模块、FIFO处理模块、RAM处理模块；1553B总线系统上电后，异步复位信号输入复位指示灯模块内，通过复位指示灯模块将异步复位输入转化为复位信号1和复位信号2，复位信号2分别输入1553B处理模块、FIFO处理模块、RAM处理模块，使得1553B处理模块、FIFO处理模块、RAM处理模块进行复位，复位信号1输入到模式控制模块内，并将复位信号1转化为复位信号2重置脉冲，并将复位信号2重置脉冲重新输入复位指示灯模块内，为FPGA产生上电复位，保证1553B总线系统上电后从初始化开始工作。

本实用新型通过FPGA处理器的设置，具备强大的处理和控制功能，更快的对1553B协议的处理。

为了更好的实现本实用新型，进一步的，基于Xilinx的Sparten3系列FPGA芯片提供1553B总线协议的处理和数据的存储；且基于1553B交换技术的HI-1567芯片提供1553B电平和TTL电平的交换通道。本实用新型FPGA芯片内含有足够的逻辑资源和RAM资源，逻辑资源用于1553B总线协议的处理，RAM资源用于1553B总线协议的存储。

为了更好的实现本实用新型，进一步的，所述FPGA还包括FIFO接口，用于与外部的数据交换通道；所述处理系统通过FIFO接口与1553B总线数据交换。

本实用新型通过FIFO接口分别连接1553B处理系统和外部数据交换通道的互通接口，可通过访问FIFO接口完成与1553B总线的数据交换，同时FIFO接口的设置，将1553B复杂的协议包转化为简单的串行数据流，使后端能够更加轻松的处理1553B信息。