[实用新型]一种适用于12位流水线ADC中的新型运算放大电路

权利要求书

1.一种适用于12位流水线ADC中的新型运算放大电路（104），其特征在于：包括PMOS管M1,PMOS管M2, PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2,电流源Ib，输入电压Vin+,输入电压Vin-,共模电压Vcm，输出电压Vo+，输出电压Vo-，第一开关s1,第二开关s2,第三开关s3,第四开关s4,第五开关s5,第六开关s6,第七开关s7,第八开关s8,第九开关s9,第十开关s10,第十一开关s11以及第十二开关s12。

2.根据权利要求1所述的新型运算放大电路（104），其特征在于：互相耦合的电容电路结构包括PMOS管M1, 耦合电容Cin1，耦合电容Cin2,第一开关s1,第二开关s2,第五开关s5,第六开关s6，其中，第一开关s1和第二开关s2的两端分别连在PMOS管M1的漏极和耦合电容Cin1，耦合电容Cin2的上极板，第五开关s5和第六开关s6的两端分别连在地和耦合电容Cin1，耦合电容Cin2的下极板。

3.根据权利要求1所述的新型运算放大电路（104），其特征在于：互相耦合的电阻作负载的电路结构包括PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，第七开关s7，第八开关s8，第九开关s9，第十开关s10,其中,PMOS管M3,PMOS管M4作为差分输入管，PMOS管M3的源极连在第七开关s7的一端，栅极与Vin+相连，漏极分别与NMOS管M7的漏极和栅极，NMOS管M5的漏极以及NMOS管M6的栅极相连，PMOS管M4的源极连在第八开关s8的一端，栅极与输出电压Vin-相连，漏极分别NMOS管M8的漏极和栅极，NMOS管M6的漏极以及NMOS管M5的栅极相连;PMOS管M5的源极连在第九开关s9的一端，PMOS管M7的源极连在第九开关s9的另一端，PMOS管M6的源极连在第十开关s10的一端，PMOS管M8的源极连在第十开关s10的另一端。

4.根据权利要求1所述的新型运算放大电路（104），其特征在于：时钟相Φ1对应电路处于充电状态，时钟相Φ1控制第一开关s1到第六开关s6闭合，第七开关s7到第十二开关s12断开，包括PMOS管M1,PMOS管M2，两个耦合电容Cin1和Cin2，两个负载电容CL1和CL2，共模电压Vcm，其中，PMOS管M1的栅极与PMOS管M2的栅极,漏极以及电流源Ib的一端相连，源极连VDD，漏极分别连在两个耦合电容Cin1和Cin2的上极板上，两个耦合电容Cin1和Cin2的下极板都连地，PMOS管M2的源极与VDD相连，两个负载电容CL1和CL2的上极板分别与共模电压Vcm相连，下极板连地，电流源的另一端连地。

5.根据权利要求1所述的新型运算放大电路（104），其特征在于：时钟相Φ2对应电路处于放大状态，时钟相Φ2控制开关s1到开关s6断开，开关s7到开关s12闭合，包括PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2，输入电压Vin+,输入电压Vin-,输出电压Vo+，输出电压Vo-，其中，PMOS管M3的栅极与Vin+相连，源极与耦合电容Cin2的上极板相连，漏极分别与负载电容CL1的上极板，输出电压Vo-,NMOS管M7的漏极和栅极，NMOS管M5的漏极以及NMOS管M6的栅极相连，PMOS管M4的栅极与输出电压Vin-相连，源极与耦合电容Cin1的上极板相连，漏极分别与负载电容CL2的上极板，输出电压Vo+,NMOS管M8的漏极和栅极，NMOS管M6的漏极以及NMOS管M5的栅极相连，耦合电容Cin1的下极板分别与NMOS管M7, NMOS管M5的源极相连，耦合电容Cin2的下极板分别与NMOS管M6, NMOS管M8的源极相连。