[实用新型]一种适用于12位流水线ADC中的新型运算放大电路

说明书

本实用新型公开了一种适用于12位流水线ADC(Analog‑to‑Digital Converter,模数转换器)电路中的新型运算放大电路，包括PMOS管M1,PMOS管M2,PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2,电流源Ib，输入电压Vin+,输入电压Vin‑,共模电压Vcm，输出电压Vo+，输出电压Vo‑，第一开关s1,第二开关s2,第三开关s3,第四开关s4,第五开关s5,第六开关s6,第七开关s7,第八开关s8,第九开关s9,第十开关s10,第十一开关s11以及第十二开关s12。通过开关控制电路的充电状态和工作状态，提高了工作效率，采用两种互相耦合的电路结构，在降低功耗，节省芯片面积的同时提高共模抑制能力和电源抑制能力，对降低噪声有所改良。

技术领域

本实用新型涉及一种适用于12位流水线ADC(Analog-to-Digital Converter,模数转换器)中的新型运算放大电路。属于模拟集成电路设计与集成系统领域。

背景技术

流水线ADC在分辨率6位到12位之间可以提供很高的采样速率，因此在市场的推动下，广泛应用于移动通讯系统，便携式设备及测试设备等领域。流水线ADC设计的主要趋势是降低功耗和减小芯片面积，而运算放大器作为流水线ADC的重要组成模块，要求运算放大器具有低噪声，低功耗等性能的同时还要保持线性度等特性，运算放大器的性能在一定程度上决定了流水线ADC的性能，因此运算放大器的设计是极为重要的。

发明内容

本实用新型的目的在于针对流水线ADC中的运算放大电路设计，在保证流水线ADC稳定性能的同时降低流水线ADC的功耗，减小芯片面积，减小噪声。因此，提供了一种通过开关控制工作的全对称的新型运算放大电路。

本实用新型的上述目的主要是通过以下的方案实现的：

一种12位流水线ADC的基本框架如图1所示，其特征在于：包括流水线级电路(101)，第一级流水线内部电路(102)，延迟和校准电路(103)，新型运算放大电路(104)，其中：

流水线级电路(101)：由五个流水线ADC电路级联构成，第一级3.5位的流水线ADC电路采用了无采样保持SHA_Less的电路结构，相比于有采样保持SHA的电路结构，在实现相同性能的同时，功耗降低了20％左右，并且消除了后者因自身结构所引入的噪声等非线性因素影响。第二、三、四级1.5位电路采用运放共享结构，可以在提高速度的同时，降低了功耗。最后再级联一个3位的快闪Flash型ADC电路，每一级的输出都连接下一级的输入；第一级流水线内部电路(102):即为SHA_Less电路的框架图，输入信号vin1直接接入子级 ADC电路和加法电路中，子级ADC电路将输入的模拟信号转化为数字信号Dout并接入下面的延迟和校准电路(103)中，同时子级ADC电路的输出也连接在子级DAC电路的输入，子级DAC电路将接入的数字信号Dout再次转化为模拟信号vdac，再与之前的输入信号vin1相减，得到的余量再通过放大器放大得到vout,最后再接入到下一级的电路中，作为下一级的输入vin2继续执行同样的工作；

延迟和校准电路(103):将前级输出的错误编码通过数字纠错算法进行校准，最后得到校准后的位数就是整个流水线ADC的12位精度；

新型运算放大电路(104)：将输入信号vin1与模拟量vdac相减后的余量进行放大，得到的输出电压vout作为下一级的输入vin2送入下一流水线级。

上述所提到的新型运算放大电路(104)采用互相耦合的电容结构，可以减小电容尺寸，从而减小芯片面积，利用电容逐渐衰退的特性，减小了运放电路非线性的失真，从而达到增大功率的作用，也能提供一定的共模抑制能力。