[实用新型]一种伺服电机控制器的通用输入输出电路

权利要求书

1.一种伺服电机控制器的通用输入输出电路，其特征是：其包括电平输入电路和OC输出电路，电平输入电路分为A、B两组，每组为16路电平输入电路，16路电平输入电路由两个八位输入电路组成，两个八位输入电路共用一个地址线，电平输入电路的四个八位输入电路均具有相同的结构；OC输出电路分为A、B两组，每组为16路OC输出电路，16路OC输出电路由两个八位输出电路组成，两个八位输出电路共用一个地址线，OC输出电路的四个八位输出电路均具有相同的结构；电平输入电路、OC输出电路均连接至16位数据总线D15:D0上，通过数据总线与伺服电机控制器的处理器连接。

2.根据权利要求1所述的伺服电机控制器的通用输入输出电路，其特征是：其八位输入电路包括连接器J1、CMOS总线收发器U9以及连接在二者之间的第一路输入电路～第八路输入电路，第一路输入电路包括发光二极管D1、电阻R1、光耦U1、电阻R2和3个限流电阻排，发光二极管D1的负极与连接器J1的引脚2连接，正极通过限流电阻排PR1的一个电阻与电源VCC1连接，电阻R1一端与连接器J1的引脚2连接，另一端与光耦U1的负输入端连接且通过限流电阻排PR2的二脚电阻与电源VCC1连接；光耦U1的正输入端与电源VCC1连接，负输出端接地，正输出端通过电阻R2与CMOS总线收发器U9的数据输入端引脚2连接，且通过限流电阻排PR3的二脚电阻与电源VCC1连接，电阻R2与CMOS总线收发器U9连接的一端还通过电容C1接地，CMOS总线收发器U9的VCC引脚接电源VCC2，EA引脚接地址总线IO_ADD0；第二路输入电路～第八路输入电路与第一路输入电路的结构相同，分别一一对应接在连接器J1的多个引脚、CMOS总线收发器U9的多个输入端口之间；四个八位输入电路的四个CMOS总线收发器的多个输出端通过数据总线D0: D15与伺服电机控制器的处理器MCU的输入端口连接。

3.根据权利要求1所述的伺服电机控制器的通用输入输出电路，其特征是：其八位输出电路包括锁存器U13、连接器J2以及连接在二者之间的第一路输出电路～第八路输出电路，第一路输出电路包括电阻R17、光耦U17、场效应管Q1、自恢复保险丝F2、发光二极管D9、二极管D10和3个限流电阻排，锁存器U13的复位信号输入端经电阻R16接电源VCC2，经电容C9接地，电源VCC2、电阻R16与电容C9构成上电复位电路；锁存器U13的CLK端接地址总线IO_ADD3；锁存器U13的引脚2通过电阻R17与光耦U17的正输入端连接，光耦U17的负输入端接地，正输出端通过电阻排PR4的一个电阻与电源VCC1连接，负输出端接场效应管Q1的栅极且通过电阻排PR6的一个电阻接大功率电阻R25后接地；场效应管Q1的源极经电阻R25接地，漏极经自恢复保险丝F2连接连接器J2的2脚；发光二极管D9负极接自恢复保险丝F2，正极经电阻排PR5的一个电阻与电源VCC1连接，二极管D10负极接电源VCC1，正极接连接器J2的2脚；第二路输出电路～第八路输出电路与第一路输出电路的结构相同，分别一一对应接在锁存器U13的多个输出端口、连接器J2的多个引脚之间；四个八位输出电路的四个锁存器U13的多个输入端口通过数据总线D0: D15与伺服电机控制器的处理器MCU的输出端口连接。