[实用新型]一种低功耗功率MOSFET器件

说明书

本实用新型公开了一种低功耗功率MOSFET器件，涉及半导体功率器件领域。用于解决现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大及损耗增加的问题。该器件包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；所述接触孔位于所述屏蔽结构的上方，所述接触孔的底端与所述屏蔽结构的上端相接触，设置在所述接触孔内的接触金属层延伸出所述外延层与所述源极金属区层相接触。

技术领域

本实用新型涉及半导体功率器件技术领域，更具体的涉及一种低功耗功率MOSFET器件。

背景技术

众所周知，普通的MOSFET(英文为：Metal-Oxide-Semiconductor Field-EffectTransistor，中文为：金氧半场效晶体管)只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积。其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。

双扩散MOS结构(英文为：double diffusion metal-oxide-semiconductor，简称：DMOS)的出现解决了传统MOSFET承受高压能力不足的问题。首先诞生的是LDMOS(英文为：lateral double-dif fused MOSFET)，该结构是在沟道和高掺杂的漏极间增加一个低掺杂的N-漂移区。因此，LDMOS的阻断电压主要取决于漂移区的宽度和掺杂浓度，当需求耐压较高时，则必须增加漂移区宽度和降低掺杂浓度，这将导致器件面积的进一步增大，增加生产成本。而另一种VDMOS(英文为：vertical double-diffused MOSFET)结构显然比LDMOS更具优势，芯片有效利用面积更高。其沟道部分是由同一窗口的两次注入经扩散后形成，通过离子注入的能力和角度的选择即可控制沟道的长短，可形成较短的沟道，工艺完全与普通MOSFET结构兼容，可采用自对准工艺，生产过程简单，成本低。因此其具有高输入阻抗和低驱动功率、开关速度快以及温度特性好等技术特点。

VDMOS器件的击穿电压与导通电阻成正比，导通电阻越大则意味着器件的导通损耗越大，而VDMOS的导通电阻中JFET(英文为：Junction Field-Effect Transistor，简称：结型场效应晶体管)电阻和漂移区电阻占据了很大一部分份额。随着经济的不断发展和人们生活水平不断提高，特别是电子产品爆发式增长和不断的更新换代，使得能源消耗极具增加，也逐渐唤起了人们的节约能源意识，作为电子产品重要组成部分的半导体电力电子器件扮演着非常重要的角色，而为了降低导通损耗和开关损耗对能源，单胞数量势必要持续增加而器件面积相应的也不断增大，无形中增加了生产成本。因此，对通过VDMOS结构的不断优化，降低器件导通损耗和开关损耗，同时减少生产成本成为目前半导体电力电子器件主要的研究方向之一。

在传统的高压器件中为了提高器件耐压，就必须增加漂移区的厚度并降低漂移区的浓度，其导通电阻主要来自于漂移区电阻，会导致目前VDMOS器件导通电阻偏大，从而引起导通损耗的增加。

综上所述，现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大，导致导通损耗增加的问题。

实用新型内容

本实用新型实施例提供一种低功耗功率MOSFET器件，用于解决现有的高压器件存在漂移区电阻较大，导致VDMOS器件导通电阻偏大，导致导通损耗增加的问题。

本实用新型实施例提供一种低功耗功率MOSFET器件，包括：屏蔽结构，接触孔，源极金属区层外延层和沟槽；

所述屏蔽结构由第二氧化层和第二多晶硅层组成，所述屏蔽结构位于设置在所述外延层内的所述沟槽的底部；