[发明专利]用于三维存储器件双侧布线的阶梯结构

说明书

公开了用于三维(3D)存储器件双侧布线的阶梯结构的实施例。在示例中，3D存储器件包括衬底、设置在所述衬底上方并且包括交替堆叠的导体/电介质层对的存储器堆叠层、以及存储器串的阵列，每个存储器串竖直延伸穿过所述存储器堆叠层的内部区域。所述存储器堆叠层的外部区域包括设置在所述衬底上的第一阶梯结构和设置在所述衬底上的第二阶梯结构。所述第一阶梯结构中的导体/电介质层对的第一边缘沿背离所述衬底的竖直方向朝所述存储器串的阵列横向错开。所述第二阶梯结构中的导体/电介质层对的第二边缘沿背离所述衬底的竖直方向背离所述存储器串的阵列横向错开。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩放到较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面加工和制作技术变得有挑战性，而且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列以及用于控制到和来自存储器阵列的信号的外围器件。

发明内容

文中公开了用于3D存储器件双侧布线的阶梯结构的实施例。

在一个示例中，一种3D存储器件包括衬底、设置在所述衬底上方并且包括交替堆叠的多个导体/电介质层对的存储器堆叠层、以及存储器串的阵列，其中，每个存储器串竖直延伸穿过所述存储器堆叠层的内部区域。所述存储器堆叠层的外部区域包括设置在所述衬底上的第一阶梯结构和设置在所述衬底上的第二阶梯结构。所述第一阶梯结构中的多个导体/电介质层对的第一边缘沿背离所述衬底的竖直方向朝所述存储器串的阵列横向错开。所述第二阶梯结构中的多个导体/电介质层对的第二边缘沿背离衬底的竖直方向背离存储器串的阵列横向错开。

在另一个示例中，一种3D存储器件包括衬底、设置在所述衬底上方并且包括交替堆叠并横向错开的多个导体/电介质层对的存储器堆叠层、以及存储器串的阵列，其中，每个存储器串竖直延伸穿过所述存储器堆叠层。所述多个导体/电介质层对中的每者的长度是相同的。

在又一个示例中，一种3D存储器件包括衬底、设置在所述衬底上方并且包括交替堆叠的多个导体/电介质层对的存储器堆叠层、以及存储器串的阵列，其中，每个存储器串竖直延伸穿过所述存储器堆叠层的内部区域。所述存储器堆叠层的外部区域包括设置在所述衬底上的阶梯结构。所述阶梯结构中的多个导体/电介质层对的边缘沿背离所述衬底的竖直方向背离所述存储器串的阵列横向错开。所述3D存储器件还包括设置在所述存储器堆叠层下方的互连层以及多个第一通孔触点，每个第一通孔触点与所述阶梯结构中的导体/电介质层对之一中的导体层接触。所述第一通孔触点均连接至所述互连层。

附图说明

被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。

图1示出了根据一些实施例的具有用于双侧布线的阶梯结构的示例性3D存储器件的截面图。

图2示出了根据一些实施例的3D存储器件中的示例性存储器堆叠层的平面图。

图3A示出了根据一些实施例的具有用于双侧布线到互连层的阶梯结构的示例性3D存储器件的截面图。

图3B示出了根据一些实施例的具有用于双侧布线到互连层的阶梯结构的另一示例性3D存储器件的截面图。

图4A-图4H示出了根据一些实施例的用于形成具有用于双侧布线的阶梯结构的示例性3D存储器件的制造过程。

图5是根据一些实施例的用于形成具有用于双侧布线的阶梯结构的示例性3D存储器件的方法的流程图。

将参考附图描述本公开的实施例。

具体实施方式