[发明专利]大数据运算加速系统和芯片

权利要求书

1.一种大数据运算加速系统，其特征在于，包括两个以上运算芯片和两个以上存储单元，其中：

所述运算芯片包括至少一个第一数据接口(130)、两个以上第二数据接口(150、151、152、153)、至少两个内核core(110、111、112、113)、路由单元(120)；所述至少一个第一数据接口(130)和两个以上第二数据接口(150、151、152、153)分别与所述路由单元相连，所述路由单元与所述至少两个内核core(110、111、112、113)相连；

所述存储单元包括两个以上第三数据接口(250、251、252、253)；所述存储单元(20)包括两个以上存储器，路由单元(230)和两个以上第三数据接口(250、251、252、253)；所述两个以上第三数据接口(250、251、252、253)通过总线分别与所述路由单元相连，所述路由单元再与所述两个以上存储器相连；

所述运算芯片的第二数据接口(150、151、152、153)通过总线与所述存储单元的第三数据接口(250、251、252、253)连接；

所述第二数据接口和第三数据接口为serdes接口，所述第一数据接口为UART控制单元的UART接口；所述运算芯片和所述存储单元之间通过serdes接口和传输线进行数据和控制指令传输；

其中，所述运算芯片和所述存储单元数量相等，所述存储单元的第三数据接口数量与所述运算芯片的第二数据接口数量为存储单元的数量；每个运算芯片通过总线和所有存储单元相连；

其中，所述存储器(240、241、242、243)包括存储控制器(220、221、222、223)和存储颗粒(210、211、212、213)，其中，所述存储控制器用于根据指令向存储颗粒写入或者读取数据，所述存储颗粒用于存储数据。

2.一种大数据运算加速系统，其特征在于，包括两个以上运算芯片和两个以上存储单元，其中：

所述运算芯片包括至少一个第一数据接口(130)、两个以上第二数据接口(150、151、152、153)、至少两个内核core(110、111、112、113)、路由单元(120)；每个第二数据接口连接一个内核core，所述至少两个内核core与所述路由单元连接，所述至少一个第一数据接口(130)与一个内核core(110)连接；

所述存储单元包括两个以上第三数据接口(250、251、252、253)；所述存储单元(20)包括两个以上存储器，路由单元(230)和两个以上第三数据接口(250、251、252、253)；所述两个以上第三数据接口(250、251、252、253)通过总线分别与所述路由单元相连，所述路由单元再与所述两个以上存储器相连；

所述运算芯片的第二数据接口(150、151、152、153)通过总线与所述存储单元的第三数据接口(250、251、252、253)连接；

所述第二数据接口和第三数据接口为serdes接口，所述第一数据接口为UART控制单元的UART接口；所述运算芯片和所述存储单元之间通过serdes接口和传输线进行数据和控制指令传输；

其中，所述运算芯片和所述存储单元数量相等，所述存储单元的第三数据接口数量与所述运算芯片的第二数据接口数量为存储单元的数量；每个运算芯片通过总线和所有存储单元相连；

其中，所述存储器(240、241、242、243)包括存储控制器(220、221、222、223)和存储颗粒(210、211、212、213)，其中，所述存储控制器用于根据指令向存储颗粒写入或者读取数据，所述存储颗粒用于存储数据。

3.根据权利要求1或2所述的系统，其特征在于，所述路由单元通过所述至少一个第一数据接口(130)向外部芯片发送控制指令。

4.根据权利要求1或2所述的系统，其特征在于，芯片之间通过所述第二数据接口和存储单元发送或者接受数据。

5.根据权利要求1或2所述的系统，其特征在于，所述路由单元通过所述至少一个第一数据接口(130)接受外部数据或者控制指令，并将接受到的外部数据或者控制指令发送给内核core或者存储单元。