[发明专利]形成三维存储设备的栅极结构的方法

说明书

本公开提供了一种用于形成3D存储设备的栅极结构的方法。该方法包括：在衬底上形成交替绝缘体堆叠层；形成多个狭缝，每个狭缝垂直穿过交替绝缘体堆叠层并沿水平方向延伸；通过多个狭缝去除交替绝缘体堆叠层中的多个牺牲层，以形成多个沟槽；在每个沟槽中形成导体层；在所述狭缝的侧壁上形成第一隔离层以覆盖所述导体层，防止所述导体层被氧化；在第一隔离层的表面上形成第二隔离层，第二隔离层的材料与第一隔离层的材料不同；以及将导电材料沉积到狭缝中以形成多个导电壁，导电壁与导体层绝缘。

相关申请的交叉引用

本申请要求享有于2017年8月23日提交的中国专利申请No.201710729505.5的优先权，其全部内容通过引用方式并入本文。

技术领域

本公开的实施例涉及三维(3D)存储设备及其制作方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造方法，可以将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。

3D内存架构可以解决平面存储单元中的密度限制。3D内存架构包括内存数组和用于控制进出内存数组的讯号的周边组件。

发明内容

本文公开了用于形成3D存储设备的栅极结构的方法的实施例。

以下所公开的一种形成三维(3D)NAND存储设备的方法，包括：在衬底上形成包括多个介电层对的交替绝缘体堆叠层，所述多个介电层对中的每个包括第一介电层和与第一介电层不同的第二介电层；形成多个狭缝，每个狭缝垂直穿过交替绝缘体堆叠层并沿水平方向延伸；通过多个狭缝去除所述交替绝缘体堆叠层中的多个第二介电层，以形成多个沟槽；在所述多个沟槽的每个中形成导体层；在所述多个狭缝的侧壁上形成第一隔离层以覆盖所述导体层，以防止所述导体层被氧化；在所述第一隔离层的表面上形成第二隔离层，所述第二隔离层的材料与所述第一隔离层的材料不同；以及将导电材料沉积到所述狭缝中以形成多个导电壁，其中所述多个导电壁与所述导体层绝缘。

在一些实施例中，所述多个介电层对中的每个由厚度在约10nm至约150nm范围内的氧化硅层和厚度在约10nm至约150nm范围内的氮化硅层形成。

在一些实施例中，该方法还包括：形成多个沟道结构，每个沟道结构垂直穿过所述交替绝缘体堆叠层；其中，所述多个狭缝中的每个狭缝在所述多个沟道结构之间水平延伸。

在一些实施例中，该方法还包括：在形成所述多个狭缝之后，在狭缝下方的衬底中形成多个掺杂区域，以使每个导电壁与相应的掺杂区域接触。

在一些实施例中，该方法还包括：形成包括硅、氮化硅、氧氮化硅或氧化铝的膜，作为所述第一隔离层，该膜的厚度在约0.1nm至约10nm的范围内。

在一些实施例中，该方法还包括：形成硅膜作为所述第一隔离层；形成氧化硅膜作为所述第二隔离层；以及在形成所述第二隔离层的过程中，将至少一部分所述硅膜氧化成氧化硅。

在一些实施例中，形成所述多个沟道结构包括：形成垂直延伸穿过所述交替绝缘体堆叠层的沟道孔；在沟道孔的侧壁上形成功能层；以及形成覆盖功能层侧壁的沟道层。

在一些实施例中，形成所述功能层包括：在所述沟道孔的侧壁上形成阻挡层，用于阻挡电荷的流出；在所述阻挡层的表面上形成存储层，用于在3D存储设备的操作期间存储电荷；以及在所述存储层的表面上形成隧道层，用于隧穿电荷。

在一些实施例中，该方法还包括：在所述多个沟槽中形成所述导体层之前，在所述多个沟槽中形成绝缘层。