[发明专利]时钟分频器装置及其方法有效
申请号: | 201880008576.9 | 申请日: | 2018-02-20 |
公开(公告)号: | CN110226148B | 公开(公告)日: | 2021-04-09 |
发明(设计)人: | 迪佩什·约翰;史蒂文·科姆鲁施;维布霍尔·米塔尔 | 申请(专利权)人: | 超威半导体公司 |
主分类号: | G06F1/10 | 分类号: | G06F1/10 |
代理公司: | 上海胜康律师事务所 31263 | 代理人: | 樊英如;张华 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时钟 分频器 装置 及其 方法 | ||
1.一种方法,包括:
将一组核心时钟启用信号输入至时钟分频器电路中并且将输入时钟信号输入到所述时钟分频器电路的传输门多路复用器;
响应于检测到处理器核心处的电压降,将拉伸断言信号提供至所述时钟分频器电路,该拉伸断言信号向所述输入时钟信号发信号,以充当用于在两个拉伸-启用信号中的一个拉伸-启用信号之间进行选择的选择信号;以及
基于所述所选择的拉伸-启用信号生成输出时钟信号,其中所选择的拉伸-启用信号覆盖所述一组核心时钟启用信号,以强制拉伸所述输出时钟信号的时钟频率。
2.如权利要求1所述的方法,还包括:
修改所述一组核心时钟启用信号以生成所述拉伸-启用信号。
3.如权利要求2所述的方法,其中修改所述一组核心时钟启用信号包括:
在所述时钟分频器电路中逻辑组合所述一组核心时钟启用信号以生成所述拉伸-启用信号。
4.如权利要求2所述的方法,还包括:
在检测到所述处理器核心处的所述电压降之后,响应于检测到所述处理器核心处的电压增加,解除断言所述拉伸断言信号以基于所述一组核心时钟启用信号生成所述输出时钟信号。
5.如权利要求1所述的方法,其中生成所述输出时钟信号包括:
将所述输出时钟信号的频率从第一频率改变至第二频率,其中所述第二频率小于所述第一频率。
6.如权利要求5所述的方法,还包括:
在检测到所述处理器核心处的所述电压降之后,响应于检测到所述处理器核心处的电压增加,将所述输出时钟信号从所述第二频率修改至第三频率,其中所述第三频率大于所述第二频率。
7.一种方法,包括:
生成一组核心时钟启用信号;
将所述一组核心时钟启用信号输入至时钟分频器电路;
基于所述一组核心时钟启用信号生成第一频率的第一输出时钟信号;以及
响应于检测到处理器核心处的电压降,提供拉伸断言信号,该拉伸断言信号向传输门多路复用器处的输入时钟信号发信号,以充当用于在两个拉伸-启用信号中的一个拉伸-启用信号之间进行选择的选择信号;以及基于所述所选择的拉伸-启用信号生成第二输出时钟信号,其中所选择的拉伸-启用信号覆盖所述一组核心时钟启用信号,以强制拉伸所述输出时钟信号的时钟频率。
8.如权利要求7所述的方法,还包括:
修改所述一组核心时钟启用信号以生成拉伸-启用信号。
9.根据权利要求7所述的方法,还包括:
响应于检测到所述处理器核心处的所述电压降,将所述第二输出时钟信号的频率从所述第一频率改变为第二频率,其中,所述第二频率小于所述第一频率。
10.根据权利要求9所述的方法,其进一步包含:
响应于在所述电压降之后检测到所述处理器核心处的电压增加,将所述第二输出时钟信号的频率从所述第二频率改变为第三频率,其中所述第三频率大于所述第二频率。
11.根据权利要求7所述的方法,其进一步包含:
在检测到所述处理器核心处的所述电压降之后,响应于检测到所述处理器核心处的电压增加,解除断言所述拉伸断言信号以基于所述一组核心时钟启用信号生成所述第二输出时钟信号。
12.一种处理器,包括:
处理器核心;
衰减检测器电路,用于检测所述处理器核心处的电压降;
时钟分频器电路,用于接收一组核心时钟启用信号和输入时钟信号,所述时钟分频器电路用于响应于检测到所述电压降,接收拉伸断言信号,该拉伸断言信号向输入时钟信号发信号,以充当用于在两个拉伸-启用信号中的一个拉伸-启用信号之间进行选择的选择信号,其中所述时钟分频器电路还基于所选择的拉伸-启用信号通过覆盖所述一组核心时钟启用信号以强制拉伸时钟频率来生成输出时钟信号生成输出时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880008576.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:状态预测控制装置和状态预测控制方法
- 下一篇:铰接设备