[发明专利]用于在数据路径中计算的设备及方法

说明书

本发明包含用于在数据路径中计算的设备及方法。实例设备包含存储器单元阵列。感测电路耦合到所述存储器单元阵列。共享输入/输出I/O线提供与所述阵列相关联的数据路径。所述共享I/O线将所述感测电路耦合到所述共享I/O线的所述数据路径中的计算组件。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说，涉及用于在数据路径中计算的设备及方法。

背景技术

存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在数个不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力来维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)与晶闸管随机存取存储器(TRAM)等。非易失性存储器可在未供电时通过留存存储数据而提供永久性数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。

电子系统通常包含数个处理资源(例如，一或多个处理器)，所述处理资源可检索及执行指令且将所述经执行指令的结果存储到合适位置。处理器可包括数个功能单元(例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块)，例如，所述功能单元可用于通过对数据(例如，一或多个操作数)执行运算而执行指令。如本文中所使用，运算可为(例如)布尔(Boolean)运算(例如AND、OR、NOT、NOT、NAND、NOR及XOR)，及/或其它运算(例如，反相、移位、算术、统计以及许多其它可能运算)。例如，功能单元电路可用于经由数个运算对操作数执行算术运算，例如加法、减法、乘法及除法。

在提供指令到功能单元电路以供执行时可涉及电子系统中的数个组件。可(例如)通过处理资源(例如控制器及/或主机处理器)执行所述指令。可将数据(例如，将对其执行指令的操作数)存储于可由功能单元电路存取的存储器阵列中。可从所述存储器阵列检索指令及/或数据，且可在功能单元电路开始对所述数据执行指令之前序列化及/或缓冲所述指令及/或数据。此外，由于可通过功能单元电路以一或多个时钟循环执行不同类型的运算，所以还可序列化及/或缓冲所述指令及/或数据的中间结果。在一或多个时钟循环中完成运算的序列可被称为运算循环。在计算设备及/或系统的处理及计算性能及电力消耗方面，完成运算循环所消耗的时间成本高。

在许多例子中，处理资源(例如，处理器及相关联功能单元电路)可在存储器阵列外部，且可经由所述处理资源与所述存储器阵列之间的总线存取数据以执行指令集。可改进其中可在存储器内部及/或附近(例如，直接在与存储器阵列相同的芯片上)实施处理及/或逻辑资源的存储器中处理(PIM)装置中的处理性能。存储器中处理(PIM)装置可通过减小及消除外部通信而节省时间且还可节约电力。

附图说明

图1A是根据本发明的数个实施例的呈包含存储器装置的电子系统的形式的设备的框图。

图1B是根据本发明的数个实施例的呈包含存储器装置(其具有在阵列的库区段本地的数据路径中的共享输入/输出(I/O)线)的电子系统的形式的设备的另一框图。

图2是说明根据本发明的数个实施例的存储器装置的感测电路的示意图，所述感测电路包含计算组件。

图3是说明根据本发明的数个实施例的用于阵列的数据路径中的多个共享I/O线的电路的示意图。

图4A是说明由在阵列本地的数据路径中的多个共享I/O线耦合到具有多个逻辑条的计算单元的所述阵列的多个区段的框图实例。

图4B是说明多个阵列的框图实例，所述多个阵列由在所述阵列本地的数据路径中的多个共享I/O线耦合到计算单元中的多个计算组件，其中所述计算组件具有等于共享I/O线的数据路径的间距的间距且所述间距是所述阵列的数字线的间距的倍数。