[发明专利]粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板

说明书

提供为适于细线电路形成的低粗糙度的粗糙化处理铜箔、并且该粗糙化处理铜箔在用于SAP法时能对层叠体赋予不仅对化学镀铜的蚀刻性及干膜分辨率优异、而且电路密合性也优异的表面轮廓。本发明的粗糙化处理铜箔在至少一侧具有粗糙化处理面，粗糙化处理面是具备多个具有收缩部分的一次粗糙化颗粒而成的，一次粗糙化颗粒在包含收缩部分的表面具有多个比一次粗糙化颗粒小的二次粗糙化颗粒，收缩部分的二次粗糙化颗粒的个数除以收缩部分的表面积所得的值即二次粗糙化颗粒密度为9～30个/μm²，并且粗糙化处理面的微观不平度十点高度Rz为0.7～1.7μm。

技术领域

本发明涉及粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板。

背景技术

近年来，作为适于电路的微细化的印刷电路板的制造工法，广泛采用SAP(半加成，semi-additive process)法。SAP法是极其适于形成微细的电路的方法，作为其中的一个例子，使用带载体粗糙化处理铜箔而进行。例如，如图1及2所示，将粗糙化处理铜箔110、预浸料112和底漆层113压接而使其密合于在基底基材111a具备下层电路111b而成的绝缘树脂基板111上(工序(a))；剥离载体(未图示)后，根据需要通过激光穿孔形成导通孔114(工序(b))。接着，通过蚀刻去除粗糙化处理铜箔110，从而使赋予了粗糙化表面轮廓的底漆层113露出(工序(c))。对该粗糙化表面施加了化学镀铜115(工序(d))后，通过使用了干膜116的曝光及显影以规定的图案进行掩蔽(工序(e))，施加电镀铜117(工序(f))。将干膜116去除而形成布线部分117a(工序(g))后，通过蚀刻去除相邻的布线部分117a、117a间的不需要的化学镀铜115(工序(h))，从而得到以规定的图案形成的布线118。

对于这样使用了粗糙化处理铜箔的SAP法，粗糙化处理铜箔自身在激光穿孔后通过蚀刻而被去除(工序(c))。而且，去除了粗糙化处理铜箔的层叠体表面转印有粗糙化处理铜箔的粗糙化处理面的凹凸形状，因此在其后的工序中，能够确保绝缘层(例如底漆层113或不存在其的情况下为预浸料112)与镀覆电路(例如布线118)的密合性。但是，由于适于提高与镀覆电路的密合性的表面轮廓有大致变为粗糙的凹凸的倾向，因此在工序(h)中对化学镀铜的蚀刻性容易降低。即，为了使化学镀铜的陷入粗糙的凹凸的成分、残留铜消失，需要更多的蚀刻。

因此，提出了通过减小粗糙化颗粒、并且具有收缩形状，从而在用于SAP法时确保所需的镀覆电路密合性并且可实现良好的蚀刻性的方法。例如，专利文献1(国际公开第2016/158775号)中公开了一种粗糙化处理铜箔，其在至少一侧具有粗糙化处理面，粗糙化处理面是具备由铜颗粒形成的多个大致球状突起而成的，大致球状突起的平均高度为2.60μm以下。

现有技术文献

专利文献

专利文献1：国际公开第2016/158775号

发明内容

发明要解决的问题

近年来随着SAP法所要求的电路的进一步的微细化，为了实现更优异的蚀刻性，期望粗糙化处理铜箔中的粗糙化颗粒的更小径化。但是，专利文献1的方法在确保电路密合性并且将粗糙化颗粒小径化方面存在限制，难以将粗糙化颗粒小径化至微观不平度十点高度Rz低于1.7μm的程度。这是因为，SAP法中，若为了将电路微细化而将粗糙化颗粒小径化，则电路密合性会恶化。

本发明人等此次得到如下见解：通过在具有收缩部分的一次粗糙化颗粒的表面(特别是收缩部分)以足够密度设置比一次粗糙化颗粒小的二次粗糙化颗粒，能实现充分的电路密合性，并且能够将粗糙化颗粒小径化至微观不平度十点高度Rz为1.7μm以下这样适于细线电路形成的水平。即，获得如下见解：为适于细线电路形成的低粗糙度的粗糙化处理铜箔，并且在用于SAP法时能够对层叠体赋予不仅对化学镀铜优异的蚀刻性优异、而且电路密合性也优异的表面轮廓。另外，得到如下见解：通过使用上述粗糙化处理铜箔，从而在SAP法中的干膜显影工序中能够实现极其微细的干膜分辨率。