[发明专利]用于循环缓冲器的自主硬件管理的设备和方法

说明书

结合本公开的各种实施方案描述了一种自主循环缓冲器。自主循环缓冲控制器可控制自主循环缓冲器的用户和外围设备之间的数据的移动。自主循环缓冲器可启用直接存储器访问型数据移动，包括用户和外围设备之间的移动。

优先权声明

本专利申请要求于2017年2月13日提交的美国临时专利申请序列号62/458,362“DEVICES AND METHODS FOR AUTONOMOUS HARDWARE MANAGEMENT OF CIRCULAR BUFFERS”的提交日的权益。本专利申请还要求于2018年1月18日提交的美国专利申请号15/874,704“DEVICES AND METHODS FOR AUTONOMOUS HARDWARE MANAGEMENT OF CIRCULAR BUFFERS”的提交日的权益。

技术领域

本公开的实施方案整体涉及直接存储器访问控制，并且更具体地涉及对用于直接存储器访问的循环缓冲器的存储器访问的自主控制。

背景技术

在许多嵌入式控制系统和其他计算系统中，外围设备和主机之间或者外围设备和外围设备之间的数据的移动可以是可存在于此类系统中的各种总线上的大量数据流量。直接存储器访问(DMA)控制器可用于管理这些数据传输，因此主机不需要管理每个数据元的移动。然而，传统DMA控制器仍具有主机需要执行的重要开销管理，并且DMA控制器通常仅对于批量数据传输更有效。

发明内容

各种实施方案涉及访问存储器中的数据的方法。这些方法可包括分配存储器的循环缓冲区域以供自主循环缓冲控制器使用；在输入指针所指向的后续输入位置处将输入数据元传输到循环缓冲区域；以及在输出指针所指向的后续输出位置处从循环缓冲区域传输输出数据元。在一个实施方案中，输入指针和输出指针中的每一者被配置为：响应于对当前数据元位置的访问而更新以指向循环缓冲区域中的下一个数据元位置；并且响应于到达循环缓冲区域的结束地址而环绕到循环缓冲区域的起始地址。

本文所述的其他实施方案涉及一种系统。该系统可包括第一接口、第二接口和自主循环缓冲控制器。第一接口可被配置为在用于与一个或多个外围设备和主机处理器可操作地耦接的第一总线上通信。第二接口可被配置为在用于与存储器可操作地耦接的第二总线上通信。自主循环缓冲控制器可被配置为限定和访问存储器的循环缓冲区域。自主循环缓冲器还可被配置为：控制头指针以逐步通过循环缓冲区域并从结束地址环绕到起始地址；控制尾指针以逐步通过循环缓冲区域并从结束地址环绕到起始地址；将第一数据元从第一接口移动到循环缓冲区域中头指针所指向的位置；以及将第二数据元从循环缓冲区域中尾指针所指向的位置移动到第一接口。

本文所述的其他实施方案涉及一种系统。该系统可包括主机处理器、一个或多个外围设备、第一接口和自主循环缓冲控制器。第一接口可被配置为在用于与一个或多个外围设备和主机处理器可操作地耦接的第一总线上通信。自主循环缓冲控制器可被配置为限定和访问存储器的循环缓冲区域。自主循环缓冲器还可被配置为：控制头指针以逐步通过循环缓冲区域并从结束地址环绕到起始地址；控制尾指针以逐步通过循环缓冲区域并从结束地址环绕到起始地址；以及将第一数据元从循环缓冲区域中尾指针所指向的位置移动到第一接口。

本文所述的其他实施方案涉及一种系统。该系统可包括主机处理器、第一外围设备和第二外围设备。第二外围设备可包括第一接口，该第一接口被配置为在可操作地耦接到主机处理器和第一外围设备的总线上通信。在一个实施方案中，第二外围设备被配置为在主机处理器和第一外围设备之间提供多通道自主通信路径。

附图说明

通过结合附图的详细描述，本公开的实施方案的目的和优点对于本领域的普通技术人员将是显而易见的，附图包括：

图1是被配置为接收器的通用同步/异步接收器/发射器的框图。

图2是示出循环缓冲器的概念图。

图3是包括主机处理器、存储器、外围设备和自主循环缓冲控制器的计算系统的框图。