[发明专利]半导体器件、制造方法、摄像元件和电子设备

说明书

本发明涉及可以减少堆叠有两个以上半导体基板的堆叠结构的制造步骤的数量的半导体器件、制造方法、摄像元件和电子设备。半导体器件具有至少第一半导体基板和第二半导体基板堆叠的堆叠结构，在第一半导体基板中，第一布线层堆叠在第一半导体层上，在第二半导体基板中，第二布线层堆叠在第二半导体层上。第一半导体基板和第二半导体基板电气连接且至少穿过第一半导体层的贯通孔形成在嵌入式氧化膜内部，该嵌入式氧化膜是在执行形成于第一半导体层中的半导体元件的元件隔离时形成的。本技术能够应用于例如堆叠式半导体器件。

技术领域

本发明涉及半导体器件、制造方法、摄像元件和电子设备，并且特别地，涉及能够减少通过堆叠两个以上半导体基板而获得的堆叠结构的制造步骤的半导体器件、制造方法、摄像元件和电子设备。

背景技术

目前，在半导体器件中，开始采用通过堆叠多个半导体基板而获得的堆叠结构以便减小芯片面积、抑制布线电阻和降低功耗。特别地，作为动态随机存取存储器(DRAM：Dynamic Random Access Memory)中的高带宽存储器(HBM：High Bandwidth Memory)和作为CMOS图像传感器(CIS：CMOS Image Sensor)中的堆叠式CIS，实际上要进行大规模生产。

此外，作为将堆叠结构的半导体基板彼此电气连接的方法，例如，使用硅贯通孔(TSV：Through Si Via)、μ凸块和Cu-Cu直接键合(Cu-Cu direct bonding)等。其中，硅贯通孔得到广泛开发。

例如，专利文献1公开了一种如下的半导体器件：其中，设置在半导体基板的后表面上的存储元件和设置在半导体基板的表面上的晶体管通过使用延伸为穿过半导体基板的隔离区的接触插头而彼此电气连接。

引用列表

专利文献

专利文献1：日本专利申请特开第2015-065407号

发明内容

本发明要解决的技术问题

如上所述，通过堆叠两个以上半导体基板而获得的堆叠结构的半导体器件已经得到常规开发；然而，从简化制造步骤和抑制制造成本等视角来看，例如，需要进一步减少制造步骤。

本发明是鉴于上述情况实现的，并且本发明的目的是减少通过堆叠两个以上半导体基板而获得的堆叠结构的制造步骤。

解决技术问题的技术方案

根据本发明的方面的半导体器件设置有：第一半导体基板，其中，第一布线层堆叠在第一半导体层上；第二半导体基板，其中，第二布线层堆叠在第二半导体层上；以及贯通孔，所述贯通孔在通过至少堆叠所述第一半导体基板和所述第二半导体基板而获得的堆叠结构中将所述第一半导体基板和所述第二半导体基板彼此电气连接，且所述贯通孔至少穿过所述第一半导体层，其中，所述贯通孔形成在嵌入式氧化膜中，所述嵌入式氧化膜是在执行形成于所述第一半导体层中的半导体元件的元件隔离时形成的。

根据本发明的方面的制造方法是通过至少堆叠第一半导体基板和第二半导体基板而获得的堆叠结构的半导体器件的制造方法，在所述第一半导体基板中，第一布线层堆叠在第一半导体层上，在所述第二半导体基板中，第二布线层堆叠在第二半导体层上，所述制造方法设置有以下步骤：在通过至少堆叠所述第一半导体基板和所述第二半导体基板而获得的所述堆叠结构中，将所述第一半导体基板和所述第二半导体基板彼此电气连接，并且在嵌入式氧化膜中形成至少穿过所述第一半导体层的贯通孔，所述嵌入式氧化膜是在执行形成于所述第一半导体层中的半导体元件的元件隔离时形成的。