[发明专利]用于多层存储器阵列的多板线架构

权利要求书

1.一种电子存储器装置，其包括：

第一铁电存储器单元阵列，其配置成交叉点架构，所述第一铁电存储器单元阵列的每一铁电存储器单元与定向在第一方向上的第一存取线及定向在基本上正交于所述第一方向的第二方向上的第二存取线耦合；

第一板线，其定向在所述第一方向上且与所述第一铁电存储器单元阵列的铁电存储器单元耦合；

第二铁电存储器单元阵列，其配置成所述交叉点架构，其中所述第一铁电存储器单元阵列上覆于所述第二铁电存储器单元阵列上，所述第二铁电存储器单元阵列的每一铁电存储器单元与定向在所述第一方向上的第三存取线及定向在所述第二方向上的第四存取线耦合；

多个第二板线，其定向在所述第一方向上，所述多个第二板线中的每一板线与所述第一板线及所述第二铁电存储器单元阵列的铁电存储器单元耦合；及

支持电路，其与所述第一铁电存储器单元阵列及所述第二铁电存储器单元阵列耦合，其中：

定向在所述第一方向上的所述第一存取线的部分上覆于所述第二板线的部分上；

所述第一铁电存储器单元阵列中定向在所述第一方向上的所述第一存取线耦合到所述第一铁电存储器单元阵列中定向在所述第一方向上的所述第一存取线下方的第一电连接；且

定向在所述第一方向上的所述第二板线耦合到所述第二板线上方的第二电连接。

2.根据权利要求1所述的装置，其进一步包括：

控制电路部分，其包括板线解码器，所述板线解码器通过间距上通孔OPV与所述第一板线耦合且经由所述第一板线与所述多个第二板线耦合。

3.根据权利要求1所述的装置，其中所述支持电路包括：

第一数字线解码器，其与定向在所述第一方向上的所述第一存取线耦合；

第二数字线解码器，其与定向在所述第一方向上的所述第三存取线耦合；及

字线解码器，其与定向在所述第二方向上的所述第二存取线及定向在所述第二方向上的所述第四存取线两者耦合。

4.根据权利要求1所述的装置，其中所述第一板线通过相应间距上通孔OPV与所述第二板线中的每一者耦合。

5.根据权利要求4所述的装置，其中所述OPV定位在其中数字线解码器间断的位置处。

6.根据权利要求4所述的装置，其中所述OPV中的一或多者包括所述第一板线与所述多个第二板线中的第二板线之间的选择器装置。

7.根据权利要求6所述的装置，其进一步包括：

多个额外存取线，其各自与所述一或多个OPV的所述选择器装置耦合。

8.根据权利要求1所述的装置，其进一步包括：

第三板线，其定向在所述第一方向上且与所述第一铁电存储器单元阵列的其它铁电存储器单元耦合；及

多个第四板线，其定向在所述第一方向上，所述多个第四板线中的每一板线与所述第三板线及所述第二铁电存储器单元阵列的其它铁电存储器单元耦合。

9.根据权利要求8所述的装置，其中：

所述第一板线及所述多个第二板线与具有偶数地址的单元相关联；且

所述第三板线及所述多个第四板线与具有奇数地址的单元相关联。

10.根据权利要求8所述的装置，其中所述第三板线通过相应间距上通孔OPV与所述第四板线中的每一者耦合。

11.根据权利要求1所述的装置，其中所述第一铁电存储器单元阵列及所述第二铁电存储器单元阵列上覆于所述支持电路上。