[发明专利]用于多层存储器阵列的多板线架构

说明书

本申请案涉及用于多层存储器阵列的多板线架构。本发明描述用于多层存储器阵列的多板线架构的方法、系统及装置。存储器装置可包含上覆于衬底层上的两个或更多个三维铁电存储器单元阵列，所述衬底层包含支持电路的各种组件，例如解码器及感测放大器。所述阵列的每一存储器单元可具有铁电容器及选择器装置。多板线或其它存取线可经布线通过所述装置的各个层以支持对那些层内的存储器单元的存取。板线或其它存取线可通过间距上通孔OPV结构耦合在支持电路与存储器单元之间。OPV结构可包含选择器装置以在多层选择性方面提供额外自由度。可采用不同数目个板线及存取线以适应所述铁电容器的不同配置及定向。

交叉参考

本专利申请案主张Bedeschi(贝代斯基)在2018年3月9日申请的标题为“MultiplePlate Line Architecture for Multideck Memory Array(用于多层存储器阵列的多板线架构)”的第PCT/US2018/021807号PCT申请案的优先权，主张Bedeschi在2017年3月27日申请的标题为“Multiple Plate Line Architecture for Multideck Memory Array(用于多层存储器阵列的多板线架构)”的第15/469,865号美国专利申请案的优先权，所述案中的每一者转让给受让人且所述案中的每一者的全文以引用方式并入本文中。

技术领域涉及用于多层存储器阵列的多板线架构。

背景技术

下文一般来说涉及存储器阵列且更具体来说涉及用于多层存储器阵列的多板线架构。

存储器装置广泛用来将信息存储在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有常由逻辑“1”或逻辑“0”表示的两种状态。在其它系统中，可存储两种以上状态。为存取存储信息，电子装置的组件可读取或感测存储器装置中的存储状态。为存储信息，电子装置的组件可将状态写入或编程在存储器装置中。

存在各种类型的存储器装置，包含硬磁盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。即使在缺失外部电源的情况下，非易失性存储器(例如，FeRAM)仍可维持其存储逻辑状态达延长时间段。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其被外部电源周期性地刷新。FeRAM可使用类似于易失性存储器的装置架构，但由于使用铁电电容器作为存储装置而可具有非易失性性质。相较于其它非易失性及易失性存储器装置，FeRAM装置因此可具改进性能。

一般来说，改进存储器装置尤其包含增大存储器单元密度，增大读取/写入速度，增加可靠性，增加数据保持，降低功率消耗或降低制造成本。但是，板线及其它存取线布线的物理限制可负面地影响存储器单元密度。

发明内容

描述一种电子存储器装置。所述装置可包含：第一存储器单元阵列，其配置成交叉点架构，所述第一阵列包含多个区段，所述第一阵列的每一单元包含铁电存储器单元，所述铁电存储器单元与定向在第一方向上的存取线及定向在基本上正交于所述第一方向的第二方向上的存取线耦合；第一板线，其定向在所述第一方向上且与所述第一阵列的两个或更多个区段中的铁电存储器单元耦合；第二存储器单元阵列，其配置成所述交叉点架构，所述第二阵列包含多个区段，其中所述第一阵列上覆于所述第二阵列上，所述第二阵列的每一单元包含铁电存储器单元，所述铁电存储器单元与定向在所述第一方向上的存取线及定向在所述第二方向上的存取线耦合；多个第二板线，其定向在所述第一方向上，所述第二板线中的每一者与所述第一板线及所述第二阵列的区段的铁电存储器单元耦合；及支持电路，其与所述第一阵列及所述第二阵列耦合。