[发明专利]电源模块

说明书

本发明提供一种电源模块，电源模块(2)具有至少一个半桥电路(1)，并且具备配置于其上下臂上的：第一晶体管(Q1/Q4)；第二晶体管(QM1/QM4)，其在第一晶体管的栅极(G1/G4)侧连接漏极，在源极(S1/S4)侧连接源极；与第一晶体管的源极相连接的源极信号用布线图案(SSP1/SSP4)；第一连接导体(MSW1/MSW4)，其连接源极信号用布线图案与第二晶体管的源极；与第二晶体管的栅极(MG1/MG4)相连接的第二栅极信号用布线图案(MGP1/MGP4)；以及第二连接导体(MGW1/MGW4)，其连接第二栅极信号用布线图案与第二晶体管的栅极，第一连接导体的长度为第二连接导体的长度以下。该电源模块抑制误动作，具有高速开关性能。

技术领域

本发明涉及一种电源模块。

背景技术

当前，许多研究机构正在进行碳化硅(SiC：Silicon Carbide)器件的研究开发。作为SiC功率器件的特征，可举出比以往的Si功率器件更优良的低导通电阻、高速开关以及高温动作等。

开关电源、电动机驱动用逆变器等中广泛使用包含桥电路的电路。在由晶体管构成的桥电路中，存在以下现象：在一侧臂的晶体管高速地导通时，由另一侧的晶体管的漏极-源极间电压变化引起栅极源极间电压也发生变化，从而导致误动作(误导通)(例如参照专利文献1)。由误导通引起的短路电流不仅会破坏晶体管，还成为增加功率损耗、产生噪声的原因。特别是在SiC MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)中，栅极源极间寄生电容Cgs与栅极漏极间寄生电容Cgd之比小，因此栅极源极间电压的变化大，另外，导通电阻也低，因此由误导通引起的短路电流也增大，容易导致破坏。

作为抑制误导通的手段，作者提出了以下方法：将有源米勒钳位电路配置于SiCMOSFET的栅极源极间，减小晶体管截止时的栅极源极间短路路径的电感(例如参照专利文献2)。

另外，还存在一种在芯片内部形成有源米勒钳位区域的方法(例如参照专利文献3)。

现有技术文献

专利文献

专利文献1：日本特开平5-226994号公报

专利文献2：日本特开2015-126342号公报

专利文献3：日本特开2016-174033号公报

发明内容

发明要解决的课题

但是，即使通过有源米勒钳位电路在SiC MOSFET的栅极源极间形成新短路路径，如果由该路径的布线图案、导线等引起的寄生电感大，则栅极源极间电压的变化抑制效果也减弱，因此在要实际得到预期的效果的情况下，需要包括图案布局在内的设计。另外，SiCMOSFET的沟道电阻较高，即使在芯片内部内置有源米勒钳位电路用的低耐压MOSFET，导通电阻也高，因此不适合作为短路路径。

鉴于以上情况，在本实施方式中提供一种电源模块，其误动作抑制的效果高且能够实现高速开关。

用于解决课题的手段

根据本实施方式的一个方式，提供一种电源模块，其具有至少一个半桥电路，并且具备在上述半桥电路的上下臂上均进行了配置的：第一晶体管；第二晶体管，其在上述第一晶体管的栅极侧连接漏极，在上述第一晶体管的源极侧连接源极；与上述第一晶体管的源极相连接的第一源极信号用布线图案；第一连接导体，其连接上述第一源极信号用布线图案与上述第二晶体管的源极；与上述第二晶体管的栅极相连接的第二栅极信号用布线图案；以及第二连接导体，其连接上述第二栅极信号用布线图案与上述第二晶体管的栅极，上述第一连接导体的长度为上述第二连接导体的长度以下。