[发明专利]晶粒处理

说明书

代表性实施方式提供用于处理集成电路(IC)晶粒的技术及系统。经制备用于紧密的表面结合(至其他晶粒、至基板、至另一表面等)的晶粒可运用最小处置来处理，以防止该些晶粒的表面或边缘的污染。该些技术包括当该些晶粒在切割片或其他装置处理膜或表面上时处理晶粒。系统包括经配置以同时执行多个清洁程序的整合式清洁组件。

优先权主张及相关申请案的交叉参考

本申请案在35 U.S.C.§119(e)(1)下主张2018年3月26日申请的美国专利申请案第15/936,075号及2017年4月21日申请的美国临时申请案第62/488,340号以及2017年9月27日申请的美国临时申请案第62/563,847号的权益，该些申请案特此以引用的方式并入。

技术领域

以下描述是关于集成电路(“IC”)的处理。更具体而言，以下描述是关于用于处理IC晶粒的装置及技术。

背景技术

对于诸如整合式芯片及晶粒的微电子组件的更紧凑实体配置的需要随着携带型电子装置的快速发展、物联网的扩展、纳米级整合、亚波长光学整合等等已变得愈发强烈。仅作为实例，装置通常被称作整合具有大功率数据处理器的蜂巢式电话、内存及诸如全球定位系统接收器的辅助装置、电子摄影机及局域网络连接件以及高分辨率显示器及相关联图像处理芯片的功能的“智能电话”。此等装置可提供诸如以下各者的功能：完整因特网连接性，包括全分辨率视讯的娱乐、导航、电子银行、传感器、内存、微处理器、保健电子件、自动电子件等等，全部均在袖珍装置中实现。复杂的携带型装置需要将众多芯片及晶粒封装至较小空间中。

微电子组件常常包含诸如砷化硅或砷化镓或其他的半导体材料的薄平板。芯片及晶粒通常经设置为个别预封装单元。在一些单元设计中，将晶粒安装至基板或芯片载体，随后将该基板或芯片载体安装于电路面板(诸如印刷电路板(printed circuit board；PCB))上。晶粒可经设置于便于在制造期间及在将晶粒安装于外部基板上期间对晶粒的处置的封装中。举例而言，许多晶粒经设置于适合于表面黏着的封装中。此通用类型的众多封装经提议用于各种应用。最常见地，此等封装包括介电质组件，其通常被称作具有形成为介电质上的经镀覆或经蚀刻金属结构的端子的“芯片载体”。通常通过诸如沿晶粒载体延伸的薄迹线的导电特征及通过在晶粒的接触件与端子或迹线之间延伸的精细引线或电线将端子连接至晶粒的接触件(例如，结合垫或金属柱)。在表面黏着操作中，封装可置放至电路板上，以使得封装上的每一端子与电路板上的对应接触垫对准。通常将焊料或其他结合材料设置于端子与接触垫之间。可借助于加热组装件以便熔化或“回焊”焊料或以其他方式活化结合材料来将封装永久地结合在适当的位置。

许多封装包括呈典型地直径介于约0.025mm与约0.8mm(1密耳与30密耳)之间且附接至封装的端子的焊球形式的焊料固体。具有自其底部表面(例如，与晶粒的正面相对的表面)突起的焊球的数组的封装通常被称作球状栅格数组或“BGA”封装。借助自焊料形成的较薄层或焊盘将被称作焊盘栅格数组或“LGA”封装的其他封装固定至基板。此种类型的封装可非常紧密。通常被称作“芯片级封装”的某些封装占据等于或仅略大于并入于封装中的装置的面积的电路板的面积。此比例是有利的，因为其降低组装件的整体大小且准许在基板上的各种装置之间使用短互连件，此随后限制装置之间的信号传播时间且因此便于以高速操作组装件。

半导体晶粒亦可经设置于“堆叠式”配置中，其中例如，一个晶粒设置于载体上，且另一晶粒安装在第一晶粒的顶部。此等配置可允许将多个不同晶粒安装于电路板上的单个覆盖面积内，且可进一步通过在晶粒之间提供短互连件来便于高速操作。通常，此互连距离可仅略大于晶粒自身的厚度。对于将在晶粒封装的堆叠内达成的互连，用于机械及电气连接的互连结构可设置于每一晶粒封装(除了最高封装)以外的两侧(例如，面)上。例如，在安装有晶粒的基板的两侧上设置接触垫或焊盘来得以实现，该些垫由导电通孔或其类似者经由基板连接。堆叠式芯片配置及互连结构的实例提供于美国专利申请公开案第2010/0232129号中，该公开案的揭示内容以引用的方式并入本文中。