[发明专利]减少或消除钨膜中缺陷的方法

说明书

本文公开了用于减少和消除钨膜中的缺陷的方法和设备。在本公开内容中，公开了减少或消除设置在基板上和多个沟槽内的具有预定第一厚度的钨膜的第一表面的氧化的步骤。多个沟槽包括预定深度及小于20纳米的宽度。当第一表面与空气或氧气接触时，钨膜的预定第一厚度在整个多个沟槽中基本均匀，从而钨膜的预定第一厚度基本上不变为第二厚度。

技术领域

本公开内容的实施方式一般涉及半导体基板的处理。尤其是，本公开内容的实施方式涉及使用气相沉积技术在半导体基板上沉积钨层。

背景技术

半导体处理工业继续争取更大的产量，同时增加沉积在基板上的层的均匀性。与新材料组合的这些相同因素也提供了每单位面积基板的电路的更高集成度。随着电路集成度的提高，对于层厚度的更大均匀性和过程控制的需求也在增加。因此，已经开发了各种技术以便以有效成本的方式在基板上沉积各层，同时保持对层的特性的控制。

化学气相沉积(CVD)是用于在基板上沉积层的最常见的沉积工艺之一。CVD是依赖于变动(flux-dependent)的沉积技术，该技术包括对基板温度和引入处理腔室的前驱物的精确控制，以便产生所需的均匀厚度的层。随着诸如沟槽和过孔这样的特征尺寸减小，这些处理参数变得更加关键，从而对保持均匀性的更高复杂性有需要。

表现出优异阶梯覆盖(step coverage)的CVD变型是循环沉积(cyclicaldeposition)或原子层沉积(ALD)。循环沉积基于原子层外延(ALE)并且采用化学吸附技术以连续循环的方式在基板表面上传送前驱物分子。该循环使基板表面暴露于第一前驱物、净化气体、第二前驱物和净化气体。第一和第二前驱物反应以在基板表面上形成作为膜的产物化合物。重复该循环以将层形成所需的厚度。

然而，发明人已经发现，通过常规CVD和ALD方法沉积钨具有几个缺点。例如，缺陷是在半导体装置制造期间所形成的主要装置损失因素，这些缺陷导致装置产量损失。随着半导体装置的特征缩小到低于20纳米范围，发明人已经观察到逻辑金属栅极和触点、NAND和其它存储结构中的新缺陷。在钨相关的气相沉积工艺(ALD和CVD)中，在小沟槽中发现了一种缺陷，小沟槽例如是宽度小于20纳米的沟槽。例如，在特征或沟槽的下部中可能形成丝状缺陷，这些缺陷包括在钨或钨膜(诸如由基于有机的工艺形成的那些)与空气或氧气接触或暴露于空气或氧气之后形成的WO_x(在实施方式中x是整数，例如1-3)缺陷。该缺陷表现为丝状沉积物或残留物，所述丝状沉积物或残留物可以使层的保形性(conformity)损毁或者表现为与没有缺陷的其它特征相比减少了特征或沟槽的深度的沉积物。在较大的沟槽中通常不会观察到诸如丝状缺陷之类的缺陷，较大的沟槽例如是宽度大于20纳米的沟槽。这样的缺陷对于诸如沉积、图案化和类似的处理之类的连续处理是有问题的。例如，钨的使用阻碍了制造工艺，因为窄沟槽的下表面上的缺陷妨碍了(根据需要)在其上均匀地沉积附加层或膜的能力。此外，发明人发现丝状缺陷是不可预测的并且难以监测和控制。

因此，本发明人提供了沉积钨层和含钨层的改进方法。

发明内容

本文提供了使用气相沉积技术在半导体基板上沉积钨层的方法和设备。在一些实施方式中，一种用于减少或消除钨膜中的缺陷的方法包括：减少或消除设置在基板上和多个沟槽内的具有预定第一厚度的钨膜的第一表面的氧化，其中所述多个沟槽包括预定深度和小于20纳米的宽度，并且其中当第一表面与氧气接触时，预定第一厚度在整个多个沟槽中基本均匀，从而预定第一厚度基本上不变为第二厚度。

在一些实施方式中，一种沉积钨膜的方法包括：在基板上和多个沟槽内沉积具有第一表面和预定第一厚度的钨膜，其中所述多个沟槽包括预定深度和小于20纳米的宽度，并且其中当第一表面与氧气接触时，预定第一厚度在多个沟槽中基本均匀，从而预定第一厚度基本上不变为第二厚度。