[发明专利]用于硬掩模及其他图案化应用的高密度低温碳膜

说明书

本公开的实施方式大体涉及集成电路的制造。更具体地，本文中描述的实施方式提供用于沉积用于图案化应用的高密度膜的技术。在一个实施方式中，提供一种处理基板的方法。该方法包括使含烃气体混合物流动至处理腔室的处理容积中，该处理腔室具有定位于静电吸盘上的基板。该基板维持在介于约0.5毫托与约10托之间的压力下。该方法还包括通过将第一RF偏压施加于该静电吸盘，在基板层级产生等离子体，以在该基板上沉积类金刚石碳膜。该类金刚石碳膜具有大于1.8g/cc的密度及小于‑500MPa的应力。

背景

技术领域

本公开的实施方式大体涉及集成电路的制造。更具体地，本文中描述的实施方式提供用于沉积图案化应用的高密度膜的技术。

背景技术

集成电路已演进至复杂装置中，该等复杂装置可在单个芯片上包括数百万晶体管、电容器及电阻器。芯片设计的演进持续需要更快速电路及更大电路密度。对更快速电路及更大电路密度的需求产生对用以制造此类集成电路的材料的对应需求。具体而言，随着集成电路组件的尺寸减小至亚微米尺度，现在必需使用低电阻率导电材料以及低介电常数绝缘材料以从此类组件获得适合的电性能。

对更大集成电路密度的需求也产生对用于集成电路组件制造的工艺序列的需求。例如，在使用常规光刻技术的工艺序列中，在安置于基板上的材料层堆叠上方形成能量敏感阻剂层。能量敏感阻剂层暴露于图案的图像以形成光阻剂掩模。其后，使用蚀刻工艺将掩模图案移送至堆叠的材料层中的一者或多者。蚀刻工艺中使用的化学蚀刻剂经选择为对于堆叠的材料层与对于能量敏感阻剂的掩模相比具有更大蚀刻选择性。也就是说，化学蚀刻剂以比能量敏感阻剂显著更快速的速率蚀刻材料堆叠的一个或多个层。对阻剂上方的堆叠的一个或多个材料层的蚀刻选择性防止能量敏感阻剂在图案转移结束之前被耗尽。

随着图案尺寸减小，能量敏感阻剂的厚度对应地减小，以便控制图案分辨率。在图案转移步骤期间，归因于受化学蚀刻剂侵蚀，此类薄阻剂层可能不足以对下层材料层进行掩模。通常在能量敏感阻剂层与下层材料层之间使用中间层(例如，氮氧化硅、碳化硅或碳膜)，该中间层被称为硬掩模，由于对化学蚀刻剂的更大阻力而促进图案转移。兼备高蚀刻选择性及高沉积速率的硬掩模材料是期望的。随着临界尺寸(critical dimension；CD)减小，当前硬掩模材料缺少相对于下层材料(例如，氧化物及氮化物)的期望蚀刻选择性，且该等硬掩模材料通常难以沉积。

因而，本领域中需要经改良硬掩模层以及用于沉积经改良的硬掩模层的方法。

发明内容

本公开的实施方式大体涉及集成电路的制造。更具体地，本文中描述的实施方式提供用于沉积用于图案化应用的高密度膜的技术。在一个实施方式中，提供一种处理基板的方法。该方法包括使含烃气体混合物流动至处理腔室的处理容积中，该处理腔室具有定位于静电吸盘上的基板。该基板维持在介于约0.5毫托与约10托之间的压力下。该方法还包括通过将第一RF偏压施加于该静电吸盘，在基板层级产生等离子体，以在该基板上沉积类金刚石碳膜。该类金刚石碳膜具有大于1.8g/cc的密度及小于-500MPa的应力。

在另一实施中，提供一种处理基板的方法。该方法包括使含烃气体混合物流动至处理腔室的处理容积中，该处理腔室具有定位于静电吸盘上的基板。该基板维持在介于约0.5毫托与约10托之间的压力下，且该含烃气体混合物包含乙炔(C₂H₂)。该方法另外包括在基板层级，通过将第一RF偏压及第二RF偏压施加于该静电吸盘，产生等离子体，从而在该基板上沉积类金刚石碳膜。该类金刚石碳膜具有自约1.8g/cc至约2.5g/cc的密度及自大约-600MPa至大约-300MPa的应力。