[发明专利]集成电路中的动态扫描链重新配置

说明书

一种用于具有多个扫描链(108)的集成电路(IC)(100)的示例测试电路(103)包括：第一电路(102)和第二电路(104)；以及扫描链路由器(106)，耦合在第一电路与多个扫描链之间，并且耦合在第二电路与多个扫描链之间，扫描链路由器响应于使能信号：(1)将第一电路耦合到多个扫描链中的每个扫描链；或者(2)将第二电路耦合到一个或多个级联扫描链(109)，其中每个级联扫描链包括多个扫描链中的两个或更多个扫描链的级联。

技术领域

本公开的示例总体上涉及电子电路，并且特别地涉及集成电路(IC)中的动态扫描链重新配置。

背景技术

诸如专用集成电路(ASIC)等集成电路(IC)是使用用于可测试性(DFT)技术的设计来设计的。DFT技术为电路设计(诸如扫描链)增加了可测试性特征。扫描链由在链中顺序连接的多个触发器(“触发器”)形成。第一触发器的输入连接到输入引脚(“scan-in”)，并且最后的触发器的输出连接到输出引脚(“scan-out”)。扫描链插入设计中以移入测试输入数据和移出测试结果数据。

IC制造商出于各种原因执行扫描测试，包括测试卡住故障，测试路径延迟(例如，确定路径是否以功能频率运行)，等等。通常在制造期间使用自动测试设备(ATE)执行这样的扫描测试。IC可以利用扫描压缩来减少测试IC所需要的数据量，从而释放ATE的资源并且降低测试成本。

还可以将IC设计为使用逻辑内置自测试(LBIST)特征执行自测试。LBIST可以在现场测试电路系统，也可以测试与外部引脚没有直接连接的内部电路。LBIST还可以向扫描链提供测试输入并且从扫描链接收测试输出。在上电之后，IC可以执行LBIST。

上电LBIST通常表现出运行时间限制，使得用户设备的上电时间符合规范。为了满足运行时限制，LBIST可以使用较小的扫描链(例如，具有较少触发器的扫描链)。相反，制造扫描测试则使用较大的扫描链(例如，具有更多触发器的扫描链)。对于制造扫描测试，减少扫描链长度会增加压缩率。将压缩率提高到一定点以上会影响测试覆盖率。因此，在包括LBIST和制造扫描压缩/解压缩特征两者的IC中，扫描链长度存在冲突。

发明内容

描述了用于在集成电路(IC)中提供动态扫描链重新配置的技术。在一个示例中，一种用于具有多个扫描链的集成电路(IC)的测试电路包括：第一电路和第二电路；以及扫描链路由器，耦合在第一电路与多个扫描链之间，并且耦合在第二电路与多个扫描链之间，该扫描链路由器响应于使能信号：(1)将第一电路耦合到多个扫描链中的每个扫描链；或者(2)将第二电路耦合到一个或多个级联扫描链，其中每个级联扫描链包括多个扫描链中的两个或更多个扫描链的级联。

在另一示例中，一种集成电路(IC)包括多个扫描链和耦合到多个扫描链的测试电路系统。测试电路系统包括：第一电路和第二电路；以及扫描链路由器，耦合在第一电路与多个扫描链之间，并且耦合在第二电路与多个扫描链之间，该扫描链路由器响应于使能信号：(1)将第一电路耦合到多个扫描链中的每个扫描链；或者(2)将第二电路耦合到一个或多个级联扫描链，其中每个级联扫描链包括多个扫描链中的两个或更多个扫描链的级联。

在另一示例中，一种测试具有多个扫描链的集成电路(IC)的方法包括：从自动测试设备(ATE)接收一个或多个测试信号；解压缩一个或多个测试信号；将多个扫描链级联成一个或多个级联扫描链，每个级联扫描链包括多个扫描链中的两个或更多个扫描链的级联；将一个或多个测试信号中的每个测试信号耦合到级联扫描链中的相应一个级联扫描链；以及将一个或多个级联扫描链中的每个级联扫描链的输出耦合到ATE。

参考以下详细描述，可以理解这些和其他方面。

附图说明

为了可以详细理解上述特征，可以通过参考示例实现来进行上面简要概述的更具体描述，其中一些实现在附图中示出。但是，应当注意，附图仅示出了典型的示例实现，因此不应当被视为对其范围的限制。