[发明专利]制备用于半导体结构的支撑件的方法

说明书

本发明涉及一种用于制备支撑件(1)的方法，该方法包括：将衬底(3)放置在沉积系统的腔室中的承托件上，承托件具有不被衬底覆盖的暴露表面；使包含碳的前体在沉积温度下流入腔室，以便在衬底的暴露面上形成至少一层(2a、2b)，而同时在承托件的暴露表面上沉积碳和硅的物种。该方法紧接在从腔室中移除衬底(3)之后还包括第一蚀刻步骤，所述第一蚀刻步骤包括：使蚀刻气体在不高于沉积温度的第一蚀刻温度下流入腔室，以便去除在承托件上沉积的碳和硅的物种中的至少一些。

技术领域

本发明涉及一种用于制备支撑件的方法。该支撑件可以用于形成具有改善的射频特性的半导体结构。

背景技术

集成器件通常形成在主要用作其制造的支撑件的衬底上。然而，集成程度和这些器件期望的性能特性的增长正导致器件的性能特性与在上面形成器件的衬底的特性之间越来越紧密的联接。对于处理频率范围在大约3kHz至300GHz之间的信号的RF装置特别是这种情况，该频率尤其应用于电信领域(电话学、Wi-Fi、蓝牙等)中。

以器件/衬底联接的示例的方式，来自在集成器件中传播的高频信号的电磁场穿透到衬底的深处并且与存在于衬底内的潜在电荷载流子相互作用。这由于联接损耗而导致一部分信号能量的不必要消耗以及经由“串扰”产生的部件之间的潜在影响。

根据第二联接示例，衬底的电荷载流子可能导致生成不期望的谐波，该谐波可能干扰在集成器件内传播的信号并使信号质量劣化。

这些现象在所采用的衬底包括在支撑件与在上面和内部形成集成器件的薄层之间的埋设绝缘体层时尤其显著。在绝缘体中俘获的电荷导致在该绝缘体层下面在支撑件内累积互补符号的电荷，这形成导电平面。在该导电平面中，移动电荷能够与由薄层的部件生成的电磁场强烈地相互作用。

为了预先制止或限制该现象，已知解决方案是在埋设绝缘体与支撑件之间、在绝缘体正下方插入电荷俘获层，例如，1微米至5微米的多晶硅层。形成多晶体的晶粒边界然后形成用于电荷载流子的阱，其中，电荷载流子可以来自俘获层本身或来自下面的支撑件。这样，防止在绝缘体下方形成导电平面。

器件/衬底联接然后取决于电磁场与支撑件的移动电荷之间的相互作用的强度。这些电荷的密度和/或移动性取决于支撑件的电阻率。

在衬底的电阻率相对高(并且因此电荷密度相对低)、高于1000欧姆.厘米时，1至5微米厚的俘获层可以适于限制器件/衬底联接。由此，保留信号的完整性，并且因此保留集成到薄层中的器件的射频性能。

另一方面，当衬底的电阻率更低、低于1000欧姆.厘米时或者当集成器件的预期性能高时，将期望能够形成比5微米甚至10或15微米厚的非常厚的俘获层，以便将电荷移动的区域更深入地转移到衬底中。由此，可以防止与非常深入传播的电磁场的相互作用，并且进一步提高集成到薄层中的器件的性能。

然而，已经观察到，大于5微米的俘获层的厚度不会引起预期的性能提高。

文献US 20150115480公开了一种衬底，该衬底包括用于半导体结构的支撑件，该支撑件装配有俘获层，该俘获层由硅、硅锗、碳化硅和/或锗的多晶或无定形层的堆形成。这些层被钝化，换言之，它们的界面由超薄绝缘体层(诸如，硅的氧化物或硅的氮化物)组成。这种钝化根据该文献通过在这些层的制造期间将这些层的自由表面暴露到富氧或富氮的环境来获得。

根据该文献，要求俘获层的多层结构在衬底暴露到非常高的温度时(例如，在其制造或集成器件在该衬底上的制造期间)防止多晶俘获层的再结晶现象。在俘获层再结晶(即使部分再结晶)时，影响衬底以及将在上面形成的集成器件的RF性能特性，这当然是不期望的。

然而，该文献所提供的支撑件并不完全令人满意。

首先，该文献设想形成的超薄绝缘体钝化层通常在温度上不稳定，尤其是在该绝缘体为二氧化硅的时候。将支撑件暴露到高温可能导致多晶层中的氧化物分解以及钝化层消失。俘获层然后可能在支撑件在高温下的处理继续时再结晶。