[发明专利]用于2.5D/3D IC封装的定点冷却的热电冷却器(TEC)

说明书

虽然使用2.5D/3D封装技术产生紧凑型IC封装，但是其同样针对热管理出现挑战。根据本公开的集成组件封装提供了一种用于包括与多个低功率组件集成的高功率组件的2.5D/3D IC封装的热管理解决方案。由本公开提供的所述热解决方案包括传统的散热器或者冷平板的被动式冷却和热电冷却(TEC)元件的主动式冷却的混合。根据本公开的某些方法包括：在包括位于邻近于高功率组件的多个低功率组件的IC封装中在正常操作期间控制温度，其中，所述高功率组件在正常操作期间相对于所述低功率组件中的每个低功率组件产生更多的热量。

相关申请

本申请要求2017年9月6日提交的标题为“THERMOELECTRIC COOLER(TEC)FOR SPOTCOOLING OF 2.5D/3D IC PACKAGES”的美国专利申请第15/696,962号的优先权和权益，其全部内容出于所有目的而通过引用的方式并入本文。

背景技术

高带宽存储器(HBM)提供远远超越传统的存储器装置(诸如，DDR4和GDDR5)所能提供的存储器带宽，并且节省了成本和功率。HBM被设计为封装内存储器，并且通常位于处理器或者ASIC旁边。可以通过使用2.5D/3D封装技术来将多个HBM组件与单个ASIC集成。虽然使用2.5D/3D封装技术产生紧凑型IC封装，但是其同样针对热管理出现挑战。

发明内容

根据一个方面，本公开中所描述的主题涉及一种集成组件封装，该集成组件封装包括：耦合至封装基板的表面的多个低功率组件和高功率组件。低功率组件位于邻近于高功率组件。多个低功率组件和高功率组件中的每一个在正常操作期间产生热，并且高功率组件在正常操作期间相对于低功率组件中的每个低功率组件产生更高的热量。该封装包括：封装盖，该封装盖联接至封装基板并且覆盖多个低功率组件和高功率组件。该封装包括：冷平板，该冷平板物理地热耦合至封装盖，冷平板包括基部表面和顶部表面。冷平板的顶部表面相对于封装盖与冷平板的基部表面相对。该集成组件封装还包括：多个热电冷却(TEC)元件。TEC元件的大小和位置被设计为在该集成组件封装内，使得沿与低功率组件和高功率组件所耦合至的基板的表面垂直的方向突出的相应TEC元件的占用区的至少大部分与低功率组件中的至少一个低功率组件重叠。TEC元件的大小和位置也被设计成使得沿与低功率组件和高功率组件所耦合至的基板的表面垂直的方向突出的TEC元件的占用区基本上没有部分基本上与高功率组件重叠。

根据另一方面，本公开中所描述的主题涉及一种组装集成组件封装的方法，该方法包括：将多个低功率组件和高功率组件耦合至封装基板的表面。低功率组件位于邻近于高功率组件。多个低功率组件和高功率组件中的每一个在正常操作期间产生热，并且高功率组件在正常操作期间相对于低功率组件中的每个低功率组件产生更高的热量。该方法包括：将封装盖耦合至封装基板。该封装盖覆盖多个低功率组件和高功率组件。该方法包括：将冷平板物理地热耦合至封装盖，冷平板包括基部表面和顶部表面。该顶部表面相对于封装盖与基部表面相对。该方法包括：在集成组件封装内调整多个热电冷却(TEC)元件的大小并且定位多个热电冷却(TEC)元件，使得沿与低功率组件和高功率组件所耦合至的基板的表面垂直的方向突出的相应TEC元件的占用区的至少大部分与低功率组件中的至少一个低功率组件重叠，并且沿与低功率组件和高功率组件所耦合至的基板的表面垂直的方向突出的TEC元件的占用区基本上没有部分基本上与高功率组件重叠。

根据另一方面，本公开中所描述的主题涉及一种在集成组件封装中在正常操作期间控制温度的方法，该集成组件封装包括覆盖邻近于高功率组件的多个低功率组件的封装盖，其中，高功率组件在正常操作期间相对于低功率组件中的每个低功率组件产生更高的热量。该方法包括：在较高热敏性的局部区域处提供对封装盖进行特定位置冷却。较高热敏性的局部区域与由低功率组件产生的热相关联。在集成组件封装中在正常操作期间控制温度的方法还包括：在较低热敏性的局部区域处提供对封装盖进行冷却。较低热敏性的局部区域与由高温组件产生的热相关联。

附图说明