[发明专利]用于硬连线乘法器电路的数据打包技术

权利要求书

1.一种用于数据打包的方法，包括：

提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路；

将第一逻辑操作数映射到所述第一物理操作数的第一部分；

将第二逻辑操作数映射到所述第一物理操作数的第二部分；

在所述第一物理操作数的所述第一部分与所述第一物理操作数的所述第二部分之间插入零填充位；以及

将第三逻辑操作数映射到所述第二物理操作数；以及

使用所述硬连线整数乘法器电路将所述第一物理操作数和所述第二物理操作数相乘以提供乘法结果，所述乘法结果包括：包含所述第一逻辑操作数和所述第三逻辑操作数的乘积的第一部分；以及包含所述第二逻辑操作数和所述第三逻辑操作数的乘积的第二部分。

2.根据权利要求1所述的方法，其中零填充位的数目包括所述第一逻辑操作数、所述第二逻辑操作数和所述第三逻辑操作数的最大字长。

3.根据权利要求1所述的方法，其中零填充位的数目包括小于所述第一逻辑操作数、所述第二逻辑操作数和所述第三逻辑操作数的最大字长。

4.根据权利要求1所述的方法，还包括：将所述乘法结果的所述第一部分耦合到第一累加器，以及将所述乘法结果的所述第二部分耦合到第二累加器。

5.根据权利要求1所述的方法，还包括：

在将所述第一逻辑操作数映射到所述第一物理操作数的所述第一部分之前，将所述第一逻辑操作数转换为符号幅度表示；

在将所述第二逻辑操作数映射到所述第一物理操作数的所述第二部分之前，将所述第二逻辑操作数转换为符号幅度表示；以及

在将所述第三逻辑操作数映射到所述第二物理操作数之前，将所述第三逻辑操作数转换为符号幅度表示。

6.根据权利要求5所述的方法，还包括：

提取所述乘法结果的所述第一部分；

提取所述乘法结果的所述第二部分；

将所提取的所述乘法结果的所述第一部分转换为二进制补码表示；以及

将所提取的所述乘法结果的所述第二部分转换为二进制补码表示。

7.根据权利要求1所述的方法，还包括：将第四逻辑操作数映射到所述第一物理操作数的第三部分，其中乘法还提供包括以下的乘法结果：包括所述第四逻辑操作数和所述第三逻辑操作数的乘积的第三部分。

8.根据权利要求1所述的方法，其中：

所述第一逻辑操作数包括位宽R；

所述第二逻辑操作数包括位宽S；

所述第三逻辑操作数包括位宽U；

所述乘法结果的(R+U)个最低有效位包括所述第一逻辑操作数和所述第三逻辑操作数的所述乘积；以及

所述乘法结果的(S+U)个次高有效位包括所述第二逻辑操作数和所述第三逻辑操作数的所述乘积。

9.根据权利要求1所述的方法，其中所述硬连线整数乘法器能够被配置为改变原始位宽。

10.根据权利要求1所述的方法，其中所述硬连线整数乘法器包括现场可编程门阵列。

11.根据权利要求1所述的方法，其中机器学习算法包括矩阵和矢量，所述矩阵包括包含所述第一逻辑操作数的第一元素和包含所述第二逻辑操作数的第二元素，所述矢量包括包含所述第三逻辑操作数的元素，并且所述乘法结果包括矩阵矢量乘法的第一元素和所述矩阵矢量乘法的第二元素。