[发明专利]用于硬连线乘法器电路的数据打包技术

说明书

提供了一种方法，该方法包括提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路，将第一逻辑操作数映射到第一物理操作数的第一部分，将第二逻辑操作数映射到第一物理操作数的第二部分，以及将第三逻辑操作数映射到第二物理操作数。该方法还包括使用硬连线整数乘法器电路将第一物理操作数和第二物理操作数相乘以提供乘法结果，该乘法结果包括：包含第一逻辑操作数和第三逻辑操作数的乘积的第一部分；以及包含第二逻辑操作数和第三逻辑操作数的乘积的第二部分。

背景技术

机器学习算法(诸如深度神经网络)正在越来越多地用于很多人工智能应用，诸如计算机视觉、语音识别和机器人技术。实现机器学习算法通常需要很高的计算复杂度。事实上，在通用中央处理单元(CPU)上运行机器学习算法可能非常昂贵，并且在某些情况下非常不切实际。因此，非常需要能够有效地处理机器学习算法以提高能量效率和吞吐量的技术。

硬件加速组件(诸如现场可编程门阵列)已经被用来补充用于实现机器学习算法的通用CPU的处理性能。

发明内容

根据第一方面，提供了一种方法，该方法包括提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路，将第一逻辑操作数映射到第一物理操作数的第一部分，将第二逻辑操作数映射到第一物理操作数的第二部分，并且将第三逻辑操作数映射到第二物理操作数。该方法还包括使用硬连线整数乘法器电路将第一物理操作数和第二物理操作数相乘以提供乘法结果，该乘法结果包括：包含第一逻辑操作数和第三逻辑操作数的乘积的第一部分；以及包含第二逻辑操作数和第三逻辑操作数的乘积的第二部分。

根据第二方面，提供了一种装置，该装置包括处理器和被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路。处理器被配置为将第一逻辑操作数映射到第一物理操作数的第一部分，将第二逻辑操作数映射到第一物理操作数的第二部分，并且将第三逻辑操作数映射到第二物理操作数，以及使用硬连线整数乘法器电路将第一物理操作数和第二物理操作数相乘以提供乘法结果，该乘法结果包括：包含第一逻辑操作数和第三逻辑操作数的乘积的第一部分；以及包含第二逻辑操作数和第三逻辑操作数的乘积的第二部分。

根据第三方面，提供了一种方法，该方法包括提供被配置为将第一物理操作数和第二物理操作数相乘的硬连线整数乘法器电路，将第一逻辑操作数、第二逻辑操作数和第三逻辑操作数从二进制补码表示转换为符号幅度表示，从第一逻辑操作数中移除第一符号位，从第二逻辑操作数中移除第二符号位，并且从第三逻辑操作数中移除第三符号位，将第一逻辑操作数映射到第一物理操作数的第一部分，将第二逻辑操作数映射到第一物理操作数的第二部分，并且将第三逻辑操作数映射到第二物理操作数，使用硬连线整数乘法器电路将第一物理操作数和第二物理操作数相乘以提供乘法结果，该乘法结果包括：包含第一逻辑操作数和第三逻辑操作数的乘积的第一部分；以及包含第二逻辑操作数和第三逻辑操作数的乘积的第二部分，提取乘法结果的第一部分和乘法结果的第二部分，通过基于第一符号位和第三符号位向所提取的乘法结果的第一部分添加符号位来创建乘法结果的符号扩展的第一部分，并且通过基于第二符号位和第三符号位向所提取的乘法结果的第二部分添加符号位来创建乘法结果的符号扩展的第二部分，以及将乘法结果的符号扩展的第一部分转换为二进制补码表示，并且将乘法结果的符号扩展的第二部分转换为二进制补码表示。

上面概述的功能可以在各种类型的系统、设备、组件、方法、计算机可读存储介质、数据结构、图形用户界面表示、制造品等中得到体现。

提供本发明内容以便以简化的形式介绍一些概念；这些概念将在下面的具体实施方式中进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图说明

图1是现场可编程门阵列上的示例乘法器块的框图。

图2-图4是描绘其中可以实现本文中描述的技术的示例环境的框图。

图5A-图5C是描绘用于实现矩阵矢量乘法的乘法器块和累加器的框图。