[发明专利]电器件晶片

说明书

一种具有功能性器件结构的器件晶片，包括：作为载体晶片的半导体衬底(SU)；压电层(PL)，布置在载体晶片上；以及第一类型和第二类型的功能性器件结构(DS)，通过压电层(PL)上的结构化的金属化部实现。空间电荷区域被形成在载体晶片的顶表面附近，以在第一类型和第二类型的功能性器件结构(DS)之间产生增强的电隔离。

技术领域

本发明有关于一种承载电器件功能性结构的电器件晶片。尤其是，本发明涉及需要压电层的电器件，优选是例如使用声波(如SAW，表面声波)的电器件。

背景技术

这种类型的标准系统由在低掺杂高电阻Si晶片上具有压电层的器件晶片来制造。这样的晶片可以容易地通过例如如下的晶片来制造，该晶片将压电晶片接合到硅晶片上。对接合的压电层的减薄或劈开可以跟随在后，以实现压电层的期望的较小厚度。

从已公开的美国专利申请US2015/0102705A1中，已知另一弹性表面波器件，其使用特定种类的器件晶片用于具有弹性波的电器件的高级操作。一种层系统被描述，其使用机械稳定的载体衬底，在该载体衬底上，包括压电层的层系统被应用。

器件晶片的制造可以按“简单的”工艺来完成，并且在晶片接合步骤之前不需要光刻。但是，相对薄的压电层和Si晶片的低导电性可能引起电隔离和过高热阻的问题。这是有害的，因为器件晶片或单个器件在其操作期间的自发热引起如谐振频率等性质的改变，这归因于器件的TCF(频率温度系数)。

不同的功能性器件结构之间的电隔离被限制。在SAW器件的情况下，功能性结构包括声轨。在不同声轨之间可能需要电隔离，并且进一步地，不同声轨之间的电容性耦合必须被最小化，以避免器件性能和串扰的恶化。此外，与廉价材料上的标准衬底相比，低掺杂高电阻的Si晶片产生更高的成本。

发明内容

当前发明的目的是提供一种减少前面提到的问题的电器件晶片。优选的目的是，例如，减小衬底的热阻并且改进不同器件结构(如声轨)之间的电隔离。

这些和其他目的通过根据权利要求1的器件晶片来解决。该器件晶片的可能变化和优选实施例由从属的子权利要求给出。

本发明提供了一种具有功能性器件结构的器件晶片。该器件晶片包括：载体晶片，包括半导体衬底；压电层，布置在载体晶片上；结构化的金属化部，在压电层上；以及第一类型和第二类型的功能性器件结构，通过结构化的金属化部实现。半导体衬底被完全掺杂并且因此是低欧姆的，或者至少包括掺杂区。半导体衬底可以包括硅或任何其他半导体，如GaAs或另一III/V化合物。Ge也是用于半导体衬底的可能的半导体材料。

根据第一实施例，半导体衬底被掺杂。这与相应的未掺杂的半导体材料相比增强了衬底的导热性。更高导热性的材料增强了热量到半导体衬底的块状材料中的耗散，并且防止上方实现的功能性器件因自发热而过热。

在另一种情况下，本发明通过利用载体晶片的半导体性质来改进和扩展器件晶片和其上的功能性器件的性质。提出了在载体晶片的顶表面附近提供空间电荷区域，以在第一类型和第二类型的功能性器件结构之间产生增强的电隔离。空间电荷区域被耗尽电荷载流子，并且因此提供了增强的电隔离区。这样的空间电荷区域可以按若干原理方式产生。第一种方式是通过向晶片中扩散掺杂剂来形成pn结，该掺杂剂提供了一种与剩余载体晶片的导电性相反的导电性。由此，掺杂区被创建。

与第一实施例一起，优选地在半导体衬底上沉积高欧姆的外延硅层。然后，载体晶片包括高掺杂的半导体衬底和高欧姆的外延硅层。

除了通过低掺杂的且高欧姆的外延层的低导电性来改进隔离之外，该实施例还具有另外的优点：通过在较不昂贵的掺杂半导体衬底之上仅使用昂贵硅的薄外延层，如在已知器件中使用的高欧姆半导体材料的相对高的成本可以被最小化。尽管半导体衬底有更高导电性，但是高欧姆的外延层提供了足够的电隔离。