[发明专利]用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管

说明书

一种增强型晶体管栅极结构，其包括设置在障壁层上面的GaN间隔件层，在该间隔件层上面的第一pGaN层，设置在该第一p‑GaN层上面的p型含铝III‑V族材料(例如，pAlGaN或pAlInGaN)的蚀刻终止层，与设置在该蚀刻终止层上面厚度大于第一p‑GaN层的第二p‑GaN层。晶圆上源于蚀刻该蚀刻终止层和底下薄pGaN层的任何变化远小于由蚀刻厚pGaN层引起的变化。因此，本发明的方法在障壁层上面留下在晶圆上有最小变化的GaN薄层。

技术领域

本发明涉及增强型晶体管结构的领域，例如氮化镓(GaN)晶体管结构。更具体地，本发明涉及具有位于例如pGaN的至少一间隔件层上面的例如pAlGaN或pAlInGaN的蚀刻中止p型含铝III-V族材料层的GaN晶体管栅极结构。

背景技术

由于能够承载大电流和支持高电压，氮化镓(GaN)半导体装置用于功率半导体装置越来越合乎需要。开发这些装置的目标通常在于高功率/高频应用。制造用于这类应用的装置基于有高电子移动率的一般装置结构且不同地被称为异质接面场效晶体管(HFET)、高电子移动率晶体管(HEMT)、或调变掺杂场效晶体管(MODFET)。

GaN HEMT装置包括有至少两个氮化物层的氮化物半导体。形成于半导体或缓冲层上的不同材料造成该等层有不同的带隙。相邻氮化物层的不同材料也造成极化，这有助于形成在这两层的接面附近的导电二维电子气体(2DEG)区，特别是在有较窄带隙层中。

造成极化的氮化物层通常包括AlGaN的障壁层，其邻接GaN层以包括允许电荷流经装置的2DEG。可掺杂或不掺杂此障壁层。由于2DEG区存在于在零栅极偏压的栅极之下，大部分氮化物装置为常开或空乏型装置。如果空乏在零外加栅极偏压的栅极下面的2DEG区，亦即，被移除，则该装置可为增强型装置。增强型装置为常关且由于它们提供的加增安全性以及由于它们比较容易用简单低成本的驱动电路来控制而合乎需要。增强型装置需要施加于栅极的正偏压以便传导电流。

图1示出了惯常的场效晶体管(FET)100的横截面图，它在美国专利申请案公开号：2006/0273347中有更完整的描述。图1的FET 100包括基底101、形成于基底101上的AlN缓冲层102、形成于AlN缓冲层102上的GaN层103、形成于GaN层103上的AlGaN障壁层104。该栅极由形成于AlGaN层104的一部分上面的p型GaN层105与形成于p型GaN层105上的重度掺杂p型GaN层106形成。此装置/FET 100的缺点在于在蚀刻栅极(例如，p型GaN层105)时会部分去除障壁层(AlGaN层104)。需要不要损坏障壁层104，以便在装置上有均匀的障壁层。

图2示出了形成典型增强型GaN HEMT装置200a的惯常步骤的横截面示图，其在美国专利第8,404,508号中有更完整的描述。图2的装置200a包括硅基底11、过渡层12、GaN缓冲材料13、AlGaN障壁材料/层14、p型GaN栅极层15，以及栅极金属17。单一的光掩膜用来图案化并蚀刻栅极金属17和p型GaN栅极层15，而产生图2的结构/装置200a。栅极金属17与p型GaN栅极层15用任何已知技术蚀刻，例如等离子体蚀刻，接着是剥除光阻。可欠蚀刻(under-etch)p型GaN栅极层15而在栅极区外留下约0至约10纳米的栅极材料。也可过蚀刻(over-etch)栅极层15而移除在栅极区外约0至约3纳米的障壁层14。在过蚀刻的情形下，在栅极区外的障壁层14比在栅极区中的薄约0至约3纳米。装置200a有许多缺点：(i)栅极层15厚度有源于EPI成长的不均匀性；(ii)栅极层15在晶圆上的晶圆制造蚀刻速率在晶圆之间和批次之间有不均匀性；(iii)栅极层15厚度的不均匀性和蚀刻速率不均匀性要么导致残余层15材料留在障壁层14上面的数量不均匀，要么过蚀刻且损伤在晶圆上其他位置的障壁层14。再一次，需要有均匀的障壁层14。