[发明专利]命令地址输入缓冲器偏置电流减小

权利要求书

1.一种存储器装置，其包括：

一或多个存储器组，其经配置以存储数据；以及

一或多个输入缓冲器，其经配置以接收存取所述一或多个存储器组的命令地址信号；

其中所述存储器装置经配置以在第一操作模式和第二操作模式中的每一个中操作；并且

其中所述一或多个输入缓冲器经配置以当所述存储器装置在所述第一操作模式中时在第一偏置电流下操作，且经配置以当所述存储器装置在所述第二操作模式中时在第二偏置电流下操作，并且其中所述第一偏置电流大于所述第二偏置电流，并且

其中所述存储器装置经配置以结合时钟信号操作，其中所述时钟信号具有时钟频率，并且其中所述时钟频率在所述第二操作模式中比在所述第一操作模式中更快。

2.根据权利要求1所述的存储器装置，其中所述存储器装置是动态随机存取存储器装置。

3.根据权利要求2所述的存储器装置，其中所述动态随机存取存储器装置是双数据速率类型五同步动态随机存取存储器装置。

4.根据权利要求1所述的存储器装置，其中所述第一操作模式是1N模式，并且所述第二操作模式是2N模式。

5.根据权利要求1所述的存储器装置，其中所述第一偏置电流大致为500微安培(μA)。

6.根据权利要求1所述的存储器装置，其中所述第二偏置电流大致为所述第一偏置电流的50％。

7.根据权利要求1所述的存储器装置，其包括命令解码器，所述命令解码器经配置以从所述一或多个输入缓冲器接收所述命令地址信号，并且其中所述命令解码器经配置以对所述命令地址信号进行解码。

8.根据权利要求1所述的存储器装置，其中所述命令地址信号包括双周期命令。

9.根据权利要求1所述的存储器装置，其中所述存储器装置经配置以在具有主板和处理器的系统中实施。

10.根据权利要求1所述的存储器装置，其中所述一或多个输入缓冲器经配置以接收2N信号，所述2N信号在被断言时使所述一或多个输入缓冲器从所述第一偏置电流切换到所述第二偏置电流。

11.根据权利要求1所述的存储器装置，其中所述命令地址信号临时存储在所述一或多个输入缓冲器中。

12.一种存储器装置，其包括：

一或多个存储器组，其经配置以存储数据；以及

命令地址输入电路，其经配置以接收存取所述一或多个存储器组的命令地址信号，其中所述命令地址输入电路包括一或多个输入缓冲器，所述一或多个输入缓冲器经配置以接收所述命令地址信号、电压参考信号和模式信号，

其中所述一或多个输入缓冲器经配置以将所述命令地址信号与所述电压参考信号进行比较以确定所述命令地址信号的状态，

其中所述一或多个输入缓冲器经配置以当所述模式信号未被断言时在第一电流下操作，并且所述一或多个输入缓冲器经配置以当所述模式信号被断言时在第二电流下操作，其中所述第一电流大于所述第二电流，

其中，当所述模式信号被断言时，所述一或多个输入缓冲器经配置以当接收所述命令地址信号或比较所述命令地址信号时，跳过一或多个时钟周期。

13.根据权利要求12所述的存储器装置，其中命令地址输入电路包括命令地址电压参考发生器，其中所述命令地址电压参考发生器经配置以将所述参考信号提供到所述一或多个输入缓冲器。

14.根据权利要求12所述的存储器装置，其中所述命令地址输入电路包括一或多个锁存器，所述一或多个锁存器经配置以从所述一或多个输入缓冲器接收所述命令地址信号的所述状态。