[发明专利]存储器决策反馈均衡器测试

说明书

一种装置(10)包含经配置以存储数据的一或多个存储器组(12)。所述装置(10)还包含数据接收器(62)，所述数据接收器经配置以：接收失真输入数据作为数据流的部分；将校正因数应用于所述失真输入数据以补偿从所述数据流对所述失真输入数据的符号间干扰；以及通过将所述校正因数应用于所述失真数据而产生所述数据。所述装置(10)进一步包含所述装置(10)内部的测试电路(80)，其中所述测试电路(80)经配置以产生所述数据流。

技术领域

本公开的实施例大体上涉及半导体存储器装置的领域。更具体来说，本公开的实施例涉及半导体存储器装置的决策反馈均衡器(DFE)电路的测试。

背景技术

存储器装置的操作速率，包含存储器装置的数据速率，已经随着时间而增加。作为存储器装置的速度增加的副作用，由于失真所致的数据错误可能增加。举例来说，可能发生所发射数据之间的符号间干扰，因此先前所接收数据影响当前所接收数据(例如，先前所接收数据影响且干扰随后所接收数据)。校正此干扰的一个方式是通过使用决策反馈均衡器(DFE)电路，其可经编程以补偿(即，撤销、减轻或补偿)通道对所发射数据的影响。

另外，存储器装置的测试持续为重要的。然而，常规存储器测试装置和技术可能不充分测试DFE电路的功能性，因此在DFE电路有缺陷或另外未正确地操作的情况下降低存储器装置的总体效率和可操作性。

附图说明

在阅读以下详细描述并且参考附图之后可以更好地理解本公开的各个方面，在附图中：

图1是根据本发明的实施例的说明存储器装置的某些特征的简化框图；

图2说明根据本发明的实施例的说明图1的I/O接口的数据收发器的框图；

图3说明根据本发明的实施例的图2的数据收发器的实施例的框图；

图4说明根据本发明的实施例的图2的数据收发器的第二实施例的框图；

图5说明根据本发明的实施例的图2的数据收发器的第三实施例的框图；

图6说明根据本发明的实施例的在数据读取模式中操作的图5的数据收发器的框图；

图7说明根据本发明的实施例的在数据写入模式中操作的图5的数据收发器的框图；

图8说明根据本发明的实施例的在测试模式中操作的图5的数据收发器的框图；

图9说明根据本发明的实施例的图5的数据收发器的操作的流程图；

图10说明根据本发明的实施例的存储器测试系统；

图11说明根据本发明的实施例的图10的存储器测试装置的操作的流程图；以及

图12说明根据本发明的实施例的图10的存储器测试装置的操作的第二流程图。

具体实施方式

下文将描述一或多个具体实施例。在努力提供这些实施例的简明描述的过程中，并非实际实施方案的所有特征都在说明书中进行描述。应了解，在任何此类实际实施方案的展开中，如在任何工程或设计项目中一样，必须制定许多实施方案特定的决策以实现研发者的具体目标，例如服从系统相关的和商业相关的约束，所述约束可以从一个实施方案到另一个实施方案变化。此外，应了解这种发展努力可能是复杂且耗时的，然而可以是从本发明中获益的一般技术者从事的设计、构造和制造的例程。