[发明专利]具有对称的上升时间及下降时间的两相触发器的方法及设备

权利要求书

1.一种设备，其包括：

时钟生成器电路，其包括经配置以提供输出信号的两相触发器电路，其中所述两相触发器电路包括两相触发器及驱动器电路，其中所述两相触发器经配置以响应于时钟信号而提供第一驱动器控制信号及第二驱动器控制信号，其中所述第一驱动器控制信号及所述第二驱动器控制信号是互补的，其中所述驱动器电路经配置以响应于所述第一驱动器控制信号及所述第二驱动器控制信号而提供所述输出信号。

2.根据权利要求1所述的设备，其中所述两相触发器包括：

主锁存器，其经配置以接收输入信号且响应于所述时钟信号而将第一信号锁存在第一节点处并响应于所述时钟信号而将第二信号锁存在第二节点处；

第一从锁存器，其经配置以响应于所述时钟信号将所述第一信号锁存在第三节点处，其中所述第一驱动器控制信号是从所述第三节点提供；及

第二从锁存器，其经配置以响应于所述时钟信号将所述第二信号锁存在第四节点处，其中所述第二驱动器控制信号是从所述第四节点提供。

3.根据权利要求2所述的设备，其中所述主锁存器的所述第一节点经由反相器耦合到所述主锁存器的所述第二节点。

4.根据权利要求2所述的设备，其中所述第一从锁存器包括经配置以响应于所述时钟信号而将所述第一信号传递到所述第三节点的第一通过门，且其中所述第二从锁存器包括经配置以响应于所述时钟信号而将所述第二信号传递到所述第四节点的第二通过门。

5.根据权利要求2所述的设备，其中所述主锁存器包括耦合到NAND门的时控反相器，其中所述反相器经配置以响应于所述时钟信号而将所述输入信号提供到所述NAND门；其中所述NAND门经配置以接收复位信号且经配置以响应于所述复位信号及所述反相器的输出而将输出提供到所述第一节点。

6.根据权利要求1所述的设备，其中所述时钟生成器电路进一步包括经配置以响应于输入时钟信号而提供所述时钟信号及互补时钟信号的分相器。

7.根据权利要求1所述的设备，其中所述时钟生成器电路进一步包括经配置以将所述输出信号驱动到下游电路的一系列反相器。

8.根据权利要求1所述的设备，其中所述输出信号是第一输出信号，其中所述驱动器电路进一步经配置以响应于所述第一驱动器控制信号及所述第二驱动器控制信号而提供第二输出信号，其中所述第二输出信号与所述第一输出信号互补。

9.根据权利要求1所述的设备，其中所述驱动器电路包括：上拉电路，其经配置以响应于所述时钟信号而将所述输出信号驱动为逻辑高值；及下拉电路，其经配置以响应于所述时钟信号而将所述输出信号驱动为逻辑低值。

10.根据权利要求9所述的设备，其中所述上拉电路包含与所述下拉电路的通过门对称的通过门。

11.一种设备，其包括：

驱动器电路，其经配置以响应于第一驱动器控制信号及第二驱动器控制信号而提供输出信号；及

两相触发器，其包括：

主锁存器，其经配置以接收输入信号且响应于时钟信号而提供第一信号及第二信号；

第一从锁存器，其经配置以响应于所述时钟信号而锁存所述第一信号，其中所述第一从锁存器经配置以基于所述经锁存的第一信号在第一输出处提供所述第一驱动器控制信号；及

第二从锁存器，其经配置以响应于所述时钟信号而锁存所述第二信号作为所述第二驱动器控制信号，其中所述第二从锁存器经配置以基于所述经锁存的第二信号在第二输出处提供所述第二驱动器控制信号，其中所述第二驱动器控制信号与所述第一驱动器控制信号同时锁存在所述第一锁存器处。

12.根据权利要求11所述的设备，其中所述第二驱动器控制信号是所述第一驱动器控制信号的互补信号。